DDR内存

摘要： TPS7H3301—SP是唯一一款不受每平方厘米高达65兆电子伏（MeV-cm2）单粒子效应影响的DDR稳压器，可为航天卫星有效载荷供电，其中包括单板计算机、固态记录器和其他内存应用。由于集成了两个用干源端与宿端的单片功率场效应晶体管（FET）和一个内部电压参考。

摘要： 所属单位 北京康拓科技有限公司 产品简介 该产品采用美国英特尔公司生产的移动版超低功耗迅驰处理器，配合英特尔855GME芯片组，板载DDR内存，实现了无风扇稳定工作，在发挥强大处理器性能的同时，具有较强的稳定性和抗干扰能力。

摘要： IR全新的数字控制器符合IntelVRl2fnvRl2．5的规格，并支持1～2个环路操作、一相位到八相位的多相位设计。这些数字控制器可与7款新的PowlRstage产品配合使用，为中央处理器fNDDR内存应用提供经过优化的高性能端到端多相位解决方案。

摘要： 索尼Z117FC本以精致的做工，强悍的配置，为高端人士量身定制。该本采用了目前最为先进的材料工程技术，全面使用了升级到全新一代的碳纤维面板技术。索尼VPCZ117FC配备的强大也让人瞠目结舌，采用13寸LED宽屏，i7处理器，8GBDDR内存，

摘要： 我的DDR内存因为没插好，有几个金手指被烧了，请问应如何处理？有没有厂商可以维修或加钱换条新内存？

摘要： 近日我把赛扬2．0GHzCPU超频至2．4GHz（120MHz×20）时．板载声卡不能使用了。请问该如何解决？电脑配置为赛扬2．0GHzCPU、磐正4BEA2主板（i845E芯片组）、Maxtor80GB硬盘、256MBDDR内存。

摘要： 故障现象：一台微机配置是赛扬1．7GHz CPU，256MB DDR内存，捷波845GDA主板，操作系统是Windows XP。原来一直运行很正常，但现在突然出现有时开机到XP自检时死机，有时进入桌面时死机或频繁重启。死机时按“复位”键和“电源”键都不能关机，必须拔掉电源才能关机。

摘要： @@ 一、内存条金手指烧灼或脱落rn1.物理现象rn内存条的金手指剥离PCB板或者整个烧结成球状或炭化脱落,如图1圈中所示.rn2.产生原因rn金手指脱落多数是因内存插反后加电开机时造成的,内存条上脱落的金手指一般不会连在一起.烧毁的金手指均为地线和供电线,一般情况下,DDR内存的第77和第85根金手指同时烧毁.

摘要： 在OLT系统中，需要对大量的数据进行缓存，对于一个拥有8个PON口、一个千兆管理接口和一个CPU端口的OLT系统，为了满足带宽需求，采用了一个64bit位宽的256M的DDR，还可以根据需要减少DDR的存储空间，可以有4M ,8M,16M,32M,64M和128M可供选择。首先考虑DDR的地址分配，要求在八拍内分配一个地址。然后考虑有释放的情况下的地址分配情况，最后看看仿真结果。本文主要讲述对256M DDR地址链表的管理,采用五级流水式的查找方法,并对设计代码进行了验证。

摘要： 在OLT系统中，需要对大量的数据进行缓存，对于一个拥有8个PON口、一个千兆管理接口和一个CPU端口的OLT系统，为了满足带宽需求，采用了一个64bit位宽的256M的DDR，还可以根据需要减少DDR的存储空间，可以有4M ,8M,16M,32M,64M和128M可供选择。首先考虑DDR的地址分配，要求在八拍内分配一个地址。然后考虑有释放的情况下的地址分配情况，最后看看仿真结果。本文主要讲述对256M DDR地址链表的管理,采用五级流水式的查找方法,并对设计代码进行了验证。

摘要： 在OLT系统中，需要对大量的数据进行缓存，对于一个拥有8个PON口、一个千兆管理接口和一个CPU端口的OLT系统，为了满足带宽需求，采用了一个64bit位宽的256M的DDR，还可以根据需要减少DDR的存储空间，可以有4M ,8M,16M,32M,64M和128M可供选择。首先考虑DDR的地址分配，要求在八拍内分配一个地址。然后考虑有释放的情况下的地址分配情况，最后看看仿真结果。本文主要讲述对256M DDR地址链表的管理,采用五级流水式的查找方法,并对设计代码进行了验证。

摘要： 在OLT系统中，需要对大量的数据进行缓存，对于一个拥有8个PON口、一个千兆管理接口和一个CPU端口的OLT系统，为了满足带宽需求，采用了一个64bit位宽的256M的DDR，还可以根据需要减少DDR的存储空间，可以有4M ,8M,16M,32M,64M和128M可供选择。首先考虑DDR的地址分配，要求在八拍内分配一个地址。然后考虑有释放的情况下的地址分配情况，最后看看仿真结果。本文主要讲述对256M DDR地址链表的管理,采用五级流水式的查找方法,并对设计代码进行了验证。

摘要： 在OLT系统中，需要对大量的数据进行缓存，对于一个拥有8个PON口、一个千兆管理接口和一个CPU端口的OLT系统，为了满足带宽需求，采用了一个64bit位宽的256M的DDR，还可以根据需要减少DDR的存储空间，可以有4M ,8M,16M,32M,64M和128M可供选择。首先考虑DDR的地址分配，要求在八拍内分配一个地址。然后考虑有释放的情况下的地址分配情况，最后看看仿真结果。本文主要讲述对256M DDR地址链表的管理,采用五级流水式的查找方法,并对设计代码进行了验证。

摘要： 本发明公开了一种DDR和DDR2内存控制器的延时滤波电路，由与门、或门和延时单元组成，延时滤波电路分为数据选通信号上升沿处理部分和数据选通信号下降沿处理部分。上升沿处理部分包括延时单元和与门，数据选通信号上升沿处理部分按级分类，每一级有一延时单元和一个与门；延时单元的输入端输入数据选通信号，输出端和本级的与门的一个输入端连接；与门的另一个输入端直接与未延时的数据选通信号连接，与门的输出端与下一级的延时单元的输入端相连，在最后一个级中，与门的输出端与外部电路连接。下降沿处理部分将上升沿处理部分的与门转换为或门。本发明在完成DQS延时的同时，可以滤除DQS的毛刺，并且可以软件配置DQS延时的长度。

摘要： 本发明提出一种检测DDR内存模块中异常DDR内存的方法，包括如下步骤：S1:通过主控模块向DDR内存模块进行检测，如果检测不通过，进行步骤S2；S2：通过主控模块向1号DDR内存和3号DDR内存进行检测，如果检测通过，说明1号DDR内存和3号DDR内存无异常，进行步骤S4，如果检测不通过，说明1号DDR内存或3号DDR内存存在异常，进行步骤S3；S3：通过主控模块向1号DDR内存进行检测，如果检测通过，说明3号DDR内存异常，如果检测不通过，说明1号DDR内存异常；S4：通过主控模块向2号DDR内存进行检测，如果检测通过，说明4号DDR内存异常，如果检测不通过，说明2号DDR内存异常。

摘要： 本发明公开了一种DDR和DDR2内存控制器的延时滤波电路，由与门、或门和延时单元组成，延时滤波电路分为数据选通信号上升沿处理部分和数据选通信号下降沿处理部分。上升沿处理部分包括延时单元和与门，数据选通信号上升沿处理部分按级分类，每一级有一延时单元和一个与门；延时单元的输入端输入数据选通信号，输出端和本级的与门的一个输入端连接；与门的另一个输入端直接与未延时的数据选通信号连接，与门的输出端与下一级的延时单元的输入端相连，在最后一个级中，与门的输出端与外部电路连接。下降沿处理部分将上升沿处理部分的与门转换为或门。本发明在完成DQS延时的同时，可以滤除DQS的毛刺，并且可以软件配置DQS延时的长度。

摘要： 本发明提供了内存条技术领域的一种自适应匹配LPDDR4内存条和DDR4内存条的装置，包括一电源管理电路以及一外围供电电路；所述电源管理电路与外围供电电路连接；所述电源管理电路包括一电源管理芯片U27、一电阻R104、一电阻R469、一电阻R491、一电阻R494、一电阻R495、一电阻R109、一电容C399、一电容C389以及一电容C400；所述外围供电电路包括一电阻R103、一电阻R105、一电阻R86、一电阻R119、一电阻R52、一电阻R101、一电容C240、一电容C246、一MOS管Q21、一MOS管Q17、一MOS管Q25以及一二极管D15。本发明的优点在于：实现自适应匹配LPDDR4内存条和DDR4内存条。

摘要： 本发明为一种DDR内存插槽连接器，其包含一绝缘插座及多个端子，该绝缘插座的两相对侧板分别形成多个容置端子的端子收容槽，并与绝缘插座中间的一插槽连通，又该两相对侧板外对应各该端子收容槽处形成有一独立的焊脚固定槽，供对应端子的焊脚向外延伸一焊脚固定部，并固定于该焊脚固定槽中，且任两相邻焊脚固定槽之间再形成有一应力释放槽；如此，该DDR内存插槽连接器以该应力释放槽释放该焊脚固定部与该焊脚固定槽于组配时所产生的内应力，避免内应力聚集、在应用时发生受热变形翘曲、表面粘着作业端子焊接不良等问题，提升该DDR内存插槽连接器的生产和应用质量。

摘要： 本实用新型公开一种与DDR3和DDR3L内存兼容的电路，其包括主控芯片电路，内存条供电电路，所述的主控芯片电路与内存条供电电路之间设置有用于将1.5V内存条与1.35V内存条之间切换的内存供电电压反馈配置电路。因所述的主控芯片电路与内存条供电电路之间设置有用于将1.5V内存条与1.35V内存条之间切换的内存供电电压反馈配置电路。该内存供电电压反馈配置电路通过控制MOS管Q1导通，MOS管Q2，MOS管Q3截止，或者MOS管Q1截止，MOS管Q2，MOS管Q3导通方式，实现在1.5V的DDR3内存条和1.35VD的DDR3L内存条之间切换，使得主控芯片电路分别给1.5V的DDR3内存条和1.35V的DDR3L内存条供电，从而达到增强同一工业主板支持DDR3内存条和DDR3L内存条使用的兼容性的目的。

摘要： 本实用新型涉及一种支持DDR2和DDR3双内存模式的AMD平台主板，该支持DDR2和DDR3双内存模式的AMD平台主板包括至少一个的DDR2内存插槽、至少一个的DDR3内存插槽、判断内存槽插使用状态的内存槽状态判断模块、DDR2内存BIOS单元和DDR3内存BIOS单元，该内存槽状态判断模块分别与DDR2内存插槽的DDR3内存插槽、DDR3内存插槽的接地脚、DDR2内存BIOS单元和DDR3内存BIOS单元连接，该支持DDR2和DDR3双内存模式的AMD平台主板能够自动判断该内存的规格，从而调用和启动相应的DDR2内存的BIOS或DDR3内存的BIOS进行工作，确保该AMD平台主板自动识别DDR2内存和DDR3内存，并分别支持DDR2内存和DDR3内存。

摘要： 本实用新型提供了内存条技术领域的一种自适应匹配LPDDR4内存条和DDR4内存条的装置，包括一电源管理电路以及一外围供电电路；所述电源管理电路与外围供电电路连接；所述电源管理电路包括一电源管理芯片U27、一电阻R104、一电阻R469、一电阻R491、一电阻R494、一电阻R495、一电阻R109、一电容C399、一电容C389以及一电容C400；所述外围供电电路包括一电阻R103、一电阻R105、一电阻R86、一电阻R119、一电阻R52、一电阻R101、一电容C240、一电容C246、一MOS管Q21、一MOS管Q17、一MOS管Q25以及一二极管D15。本实用新型的优点在于：实现自适应匹配LPDDR4内存条和DDR4内存条。

摘要： 本申请涉及一种DDR5 1RANK RGB UDIMM内存模组，包括：DDR5颗粒组：包括分布于内存多个DDR5颗粒，用于存储输入所述DDR5颗粒的数据，ODT终端匹配电路：用于将命令地址信号线CMD/ADDR及控制信号线CTL上的信号上拉到VTT电压，以终结所述数据信号线DQ/DQS上的信号；串接匹配电路：用于调整所述数据信号线DQ/DQS上的电压；EEPROM芯片：用于存储所述DDR5颗粒组的SPD信息；PMIC电源电路：用于为所述DDR5颗粒组以及EEPROM芯片供电；RGB灯组：包括多个RGB LED灯，用于发光；RGB MCU：用于驱动所述RGB灯组；RGB电源电路：用于变换所述PMIC电源电路的输出电压后为所述RGB灯组和所述RGB MCU供电。本申请采用单通道地址命令寻址方式，提供更高的性能，且增加内存模组的科技感。

摘要： 本发明涉及电子器械领域，具体的公开了一种将ddr内存扩充为gpu显存使用的pcie控制器，包括控制器本体，所述控制器本体的四周边缘上方均连接有侧气囊，侧气囊的朝向控制器本体的一侧设置有多个排气孔，远离控制器本体的一侧设置有多个进气孔，且侧气囊在与进气孔同侧的两端均连接有磁铁板，四个侧气囊的上方安装有一用于防护的遮挡机构。控制器本体进行储存或者运输时不易被挤压或者磕碰损坏。控制器本体在制作完毕后能得到充分的防护，能在使用前保持较高的安全性，保证了后续使用中的稳定性。遮挡垫和侧气囊能避免外部的灰尘或者其他杂质进入到控制器本体的内部，保证了控制器本体在使用前不易被灰尘杂质影响。