混合集成电路

摘要： 集成电路是我国信息产业发展的重要组成部分,主要由数字电路、模拟电路和数字模拟混合电路3个部分组成。数字模拟混合集成电路成为集成电路应用发展过程中的热点,在通信及电子行业中广泛应用。必须重视数字模拟混合集成电路的设计管理,以保证电路设计的合理性。鉴于此,介绍了集成电路设计的抽象层次划分,分析了数字模拟混合集成电路设计思路,提出了数字模拟混合集成电路设计流程。

摘要： 塑封集成电路具有成本低、重量轻等优点,在军用等高可靠领域越来越受到重视。超声检测技术是一种无损的检测手段,广泛用于检测塑封电路中的分层、裂纹、空洞等缺陷。目前超声检测的标准主要是针对塑封单片集成电路,而塑封混合集成电路与塑封单片集成电路的结构存在差异,现行超声检测标准不完全适用于混合塑封集成电路,对检测结果判定存在差异。该文探讨塑封混合集成电路的超声检测内容和判剧,为塑封混合集成电路的超声检测提供借鉴。

摘要： 混合集成技术是一种将零级封装直接组装封装为1～3级封装模块或系统,以满足航空、航天、电子及武器装备对产品体积小、重量轻、功能强、可靠性高、频率宽、精密度高、稳定性好需求的高端封装技术.从20世纪70年代至今,混合集成技术历经了从厚薄膜组装到多芯片组件(MCM)、系统级封装(SiP)、微系统集成等阶段.它始终专注于微观器件与宏观器件的联结,是一种融合设计、材料、工艺、工程、实验的多学科持续创新技术.通过分析研究不同时期混合集成技术的工艺特征、技术要点和典型产品,通过归纳与总结首次提出混合集成技术代际划分,同时根据不同代际的技术特征与趋势,对下一代混合集成技术的发展方向进行预测.

摘要： 对比分析了混合集成电路中不同型号浆料制备的基板金导体表面的形貌特点,研究了玻璃相的成分、析出机理及对后续组装键合的影响.结果表明:玻璃相析出现象与浆料种类、浆料的烧结次数有很大的关系.玻璃相的主要组成元素为O、Zn、Al、Si、Pb、Ca.玻璃相阻碍键合过程中Au-Al元素扩散,减少了键合点与金层之间的有效结合面积,不利于键合结合.烧结后析出的玻璃相会降低AlSi丝超声键合的可靠性,严重时会造成电路互连失效.因此,为提高混合集成电路的键合可靠性,在匹配AlSi丝超声键合工艺时,可以将是否析出玻璃相作为浆料型号选择的关键指标,且只能选取烧结后无玻璃相析出的浆料型号制备厚膜基板.

摘要： 混合集成技术是一种将零级封装直接组装封装为1～3级封装模块或系统,以满足航空、航天、电子及武器装备对产品体积小、重量轻、功能强、可靠性高、频率宽、精密度高、稳定性好需求的高端封装技术.从二十世纪七十年代至今,混合集成技术历经了从厚薄膜组装到多芯片组件(MCM)、系统级封装(SiP)、微系统集成等阶段.它始终专注于微观器件与宏观器件的联结,是一种融合设计、材料、工艺、工程、实验的多学科持续创新技术;文中通过分析研究不同时期混合集成技术的工艺特征、技术要点和典型产品,归纳与总结首次提出混合集成技术代际划分,同时根据不同代际的技术特征与趋势,对下一代混合集成技术的发展方向进行预测.

摘要： 随着国防军事电子装备迅速发展,混合集成电路的需求量也随之快速增加.混合集成电路工艺制造过程复杂,建立完善的工艺文件体系是保证工艺制造流程清晰可控、产品质量稳定的基础.介绍了混合集成电路制造工艺文件体系的发展,指出了制造工艺文件体系是以指导混合集成电路制造过程为基础,深入分析了制造工艺文件体系的构成,包括体系的架构、管理及基本要求,提出了制造工艺文件体系标准化建设的思路,并借鉴PDCA管理思想推进体系的改进与持续完善.

摘要： 随着封装器件环境可靠性要求的提升,对外壳内部的氢含量控制提出了更高的要求。本文对混合集成电路外壳内部氢含量控制进行系统分析,包括影响外壳内部氢含量的因素分析及工艺过程氢含量控制技术分析。通过针对性的工艺措施,可实现250°C48h激发后外壳内部氢含量满足≤2000ppm的要求,并且保证外壳镀金层具有良好键合强度及可焊性。

摘要： 1.会议背景全国混合集成电路学术年会是一个开放的学术交流平台。旨在交流学术观点,分享研究成果,营造学术氛围,进一步开拓思路,推动科技创新和技术进步,促进产学研合作与交流,支持我国混合集成电路事业持续健康发展。第21届全国混合集成电路学术年会暨SiP(系统级封装)专题国际研讨会拟于2020年11月中旬(具体时间和地点待定)召开,届时国内专业厂家将会聚一堂,交流技术,沟通信息,共谋专业发展和技术进步,同时召开SiP专题研讨会。欢迎国内专家和学者参与交流,研讨会将邀请国内外权威专家发表主题演讲。

摘要： 混合集成电路封装腔体内的多余物是影响其可靠性的重要因素之一,本文阐述了现有多余物检测手段及其局限性,分析了封装腔体内多余物的来源,通过对工艺组装过程多余物引入的预防和控制,有效控制混合集成电路封装腔体内多余物。同时,结合混合集成电路发展的新需求,在现有的多余物处理手段和固定方式上进一步研究,有效提高多余物处理效果和效率,最终提高混合集成电路颗粒碰撞噪声检测(PIND)合格率以及产品的可靠性。

摘要： 1.会议背景全国混合集成电路学术年会是一个开放的学术交流平台。旨在交流学术观点,分享研究成果,营造学术氛围,进一步开拓思路,推动科技创新和技术进步,促进产学研合作与交流,支持我国混合集成电路事业持续健康发展。第21届全国混合集成电路学术年会暨SiP(系统级封装)专题国际研讨会拟于2020年11月中旬(具体时间和地点待定)召开,届时国内专业厂家将会聚一堂,交流技术,沟通信息,共谋专业发展和技术进步,同时召开SiP专题研讨会。欢迎国内专家和学者参与交流,研讨会将邀请国内外权威专家发表主题演讲。

摘要： 混合集成电路的测试是集成电路产业链中的重要环节,它保证了电路能否达到预期指标,是保证产品质量的重要手段.混合电路测试技术是IC产业中一门支撑技术,开展混合集成电路的测试技术研究和测试设备的研制是一项重要的工作.本文首先对混合集成电路测试技术国内外发展状况作了简单介绍,然后剖析了混合集成电路测试平台的测试原理及关键技术点,文章最后提出了一种新型的混合集成电路测试平台构架,并从硬件组成和通讯机理两方面对其作了详细阐述.本文提出的混合集成电路测试平台是在综合了众多混合集成电路测试仪的基础上提炼而得,该测试平台具有低成本、低功耗、操作简单、实用性强等优点,在工程技术领域有重大的实用价值.

摘要： 在宇航电子系统中,混合集成电路的应用非常广泛,从电源系统到遥测及控制系统,都有混合集成电路的"身影",其发挥的作用越来越大.混合集成电路的结构和技术一般比较复杂,有厚膜和薄膜两种工艺结构,质量等级有多种表现形式,有些电路质量等级较低,难以满足宇航型号的需要,其质量保证水平有待提高.因此,分析混合集成电路在应用中存在的质量问题,在国家军用标准的基础上,结合一院型号的特殊要求,提出有针对性的技术措施,并对混合集成电路的质量保证技术进行分析与探讨非常必要.

摘要： 本文主要论述无引线片式厚薄膜混合集成电路的集成方法,取消传统封装方法的封装外壳,在陶瓷基片的正面和(或)底面进行混合集成,对厚薄膜导带、厚薄膜阻带、厚薄膜电容、厚薄膜电感等厚薄膜元件采用绝缘介质膜进行密封、绝缘保护,对半导体裸芯片采用绝缘介质浆料进行涂封和固化保护,将厚薄膜混合集成电路对外连接端制作在陶瓷基片的底面,直接对外进行表贴式电气连接,从而实现无封装外壳、无外壳引脚内引线、小型化、高密度集成,减小高频干扰,缩小整机体积,提升整机的高频性能和可靠性.

摘要： 本文主要论述工作温度可控混合集成电路的集成方法，将N型半导体和P型半导体组成的热电致冷器(TEC)与常规混合集成电路进行一体化集成,在热电致冷器(TEC)N型半导体、P型半导体的两端引出连接线,根据器件内部工作温度的具体设置,结合器件所处的外界工作环境温度,通过热敏传感器、信号反馈与处理、双向开关等组成的控制电路,控制PN结的正向或反向工作，进行致热或致冷，从而达到温度控制的目的.采用此集成方法可以实现器件内部工作环境温度在一定范围内的任意设定,起到恒温环境的目的,同时,还可以解决高温环境(125°C以上)或低温环境(-55°C以下)的正常工作问题,具有广阔的应用前景。

摘要： 焊球是构成焊膏的合金焊粉在烧焊时形成的可移动的金属颗粒物,粒径与焊粉相当,会对电路的可靠性造成不利影响,更会直接造成混合集成电路颗粒碰撞噪声检测(PIND)失效.依照IPC-TM-650测试方法手册2.4.43条给出的焊球测试的试验方法和测试标准,通过对比焊粉尺寸、焊膏是否含铅、焊膏印刷后静置时间及烧焊过程中是否通氮气对焊球产生的不同影响,阐述和论证了焊球形成的机理是焊膏吸湿和氧化,并指出在工艺生产中焊膏印刷或喷印时容易造成焊球生成的环节.焊球产生后会包裹在助焊剂中,但不会随着助焊剂的清洗而完全消除,会因静电原因继续吸附在基板上,待静电得到释放后,可采用高压氮气枪吹洗的方式有效去除.

摘要： 在以氮化铝厚膜基片为衬底的功率混合集成电路中,由于氮化铝浅表面吸潮在通常的高温烘烤下难以彻底挥发,导致厚膜导带与氮化铝衬底的附着力不稳定,在键合时,容易出现厚膜健合区金属层脱层,影响键合的可靠性,从而影响电路的可靠性.本文主要论述提高氮化铝陶瓷基片厚膜附着力的方法,以解决附着力不良导致健合脱层的问题.经过本文所述集成方法的研究与实施，在功率混合集成电路领域开辟了高可靠系列产品。由于工艺技术的特点，除了解决了导带附着力外，由于接触的致密性，还改善了散热问题，对提高电路的可靠性起到了良好的保障作用，应用此技术的产品具有广阔的发展空间和应用空间。

摘要： 厚膜电阻是混合集成电路中最重要元件之一，在设计厚膜电阻时，不仅要考虑几何图形的尺寸，而且还要考滤厚膜电阻的材料、烧结工艺和印制膜厚等因素。设计人员在设计厚膜电阻图形时，必须知道厚膜电阻材料的方阻，但是，材料厂家提供的资料，只能作为参考，不能直接应用。为满足设计人员的需要，设计不同宽度和不同长度的标准图形，在一定工艺条件下印烧后测其电阻并制成电阻表，设计人员利用这种电阻表辅助设计。这种方法往往也需要根据实际的印烧结果反复调整设计参数，才能满足的设计要求。本文通过建立基于一定工艺的电阻与方数的关系数据库，且编制相应的应用程序，通过程序调用已建立的数据库，再按一定的计算方法计算出设计所需的电阻方数。通过这种方式和计算机辅助方法，可很好地解决厚膜电阻的设计问题。

摘要： 随着低电压和高时钟频率IC器件的发展,及高密度、多叠层、模拟/数字器件共存的高复杂度PCB的出现,电源完整性分析已经成了PCB设计不可忽视的问题.本文以一个16层的高速高密度模数混合电路为例,采用Candence(PI)仿真分析软件,对该PCB的关键电源平面进行了详尽分析,并提出了优化电源平面噪声影响的有效方法.仿真结果及实践都表明:添加去耦电容后的电源平面噪声容限满足设计要求.

摘要： 随着低电压和高时钟频率IC器件的发展,及高密度、多叠层、模拟/数字器件共存的高复杂度PCB的出现,电源完整性分析已经成了PCB设计不可忽视的问题.本文以一个16层的高速高密度模数混合电路为例,采用Candence(PI)仿真分析软件,对该PCB的关键电源平面进行了详尽分析,并提出了优化电源平面噪声影响的有效方法.仿真结果及实践都表明:添加去耦电容后的电源平面噪声容限满足设计要求.

摘要： 随着低电压和高时钟频率IC器件的发展,及高密度、多叠层、模拟/数字器件共存的高复杂度PCB的出现,电源完整性分析已经成了PCB设计不可忽视的问题.本文以一个16层的高速高密度模数混合电路为例,采用Candence(PI)仿真分析软件,对该PCB的关键电源平面进行了详尽分析,并提出了优化电源平面噪声影响的有效方法.仿真结果及实践都表明:添加去耦电容后的电源平面噪声容限满足设计要求.

摘要： 本发明公开了三维集成功率薄膜混合集成电路的集成方法，该方法采用凸型陶瓷基片代替平面型陶瓷基片，在凸型陶瓷基片水平面及凸起部分两侧面同时进行芯片和片式元器件的集成；采用分层整体化学镀和电镀方法形成镍-铬-金薄膜，再采用光刻、选择性腐蚀方法，按产品设计的图形形成所需的导带薄膜或阻带薄膜；采用激光调阻后，得到所需的薄膜基片；两侧面之间通过通孔、金属化填充进行连接；采用共晶焊接或浆料粘接方式将基片装贴在管基底座上，最后采用薄膜混合集成的方式，在凸型陶瓷基片上集成一个以上半导体芯片或其他片式元器件，并完成半导体芯片的引线键合。本方法生产的器件应用领域广泛，特别适用于装备系统小型化、高可靠的领域。

摘要： 本发明公开了一种高集成度功率厚膜混合集成电路的集成方法，该方法采用底座有垂直凸起金属薄片的凸形管基代替传统的平面型管基，在凸形管基的水平面及凸起部分的两侧面同时集成芯片或片式元器件，两侧面之间通过具有金属导体与底座绝缘的通孔进行电气连接；先在陶瓷基片上采用丝网印刷方式，印刷所需的导体浆料或电阻浆料，经高温烧结和激光调阻后，得到水平贴装基片及垂直贴装基片；再用共晶焊接或浆料粘接的方式将基片装贴在凸形管基底座的水平面及垂直面上；最后用厚膜混合集成方式，在基片上集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合。本方法生产的器件应用领域广泛，特别适用于装备系统小型化、高可靠的领域。

摘要： 本发明公开了三维集成功率厚膜混合集成电路的集成方法，该方法采用凸型陶瓷基片代替传统的平面型陶瓷基片，在凸型陶瓷基片底表面及凸起部分两侧面同时进行芯片或片式元器件的集成；采用丝网印刷或描绘的方式，将导带或阻带浆料按产品设计的图形印刷或描绘在凸型陶瓷基片上，经高温烧结和激光调阻后，得到所需基片，两侧面之间通过通孔、金属化填充进行连接；再用共晶焊接或浆料粘接的方式将基片装贴在管基底座上；最后用厚膜混合集成方式，在凸型陶瓷基片上集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合。本方法提升了功率混合集成电路最大使用功率，生产的器件应用领域广泛，特别适用于装备系统小型化、高可靠的领域。

摘要： 本发明公开了一种高集成度功率薄膜混合集成电路的集成方法，该方法采用在凸形管基的凸形底座的水平面及凸起部分的两侧面同时集成芯片和片式元器件，并通过通孔进行电气连接；先在陶瓷基片上采用溅射或蒸发的方式形成一层镍-铬合金电阻薄膜；接着用同样的方式形成一层金属薄膜；然后，对电阻薄膜、金属薄膜进行光刻和选择性腐蚀，得到所需的薄膜图形；经激光调阻和划片分离后，即得到水平贴装基片及垂直贴装基片；再将基片装贴在凸形管基底座的水平面及垂直面上，最后用薄膜混合集成方式在基片上集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合。本方法生产的器件应用领域广泛，特别适用于装备系统小型化、高可靠的领域。

摘要： 本发明公开了三维集成功率薄膜混合集成电路的集成方法，该方法采用凸型陶瓷基片代替平面型陶瓷基片，在凸型陶瓷基片水平面及凸起部分两侧面同时进行芯片和片式元器件的集成；采用分层整体化学镀和电镀方法形成镍-铬-金薄膜，再采用光刻、选择性腐蚀方法，按产品设计的图形形成所需的导带薄膜或阻带薄膜；采用激光调阻后，得到所需的薄膜基片；两侧面之间通过通孔、金属化填充进行连接；采用共晶焊接或浆料粘接方式将基片装贴在管基底座上，最后采用薄膜混合集成的方式，在凸型陶瓷基片上集成一个以上半导体芯片或其他片式元器件，并完成半导体芯片的引线键合。本方法生产的器件应用领域广泛，特别适用于装备系统小型化、高可靠的领域。

摘要： 本发明公开了三维集成功率厚膜混合集成电路的集成方法，该方法采用凸型陶瓷基片代替传统的平面型陶瓷基片，在凸型陶瓷基片水平面及凸起部分两侧面同时进行芯片和片式元器件的集成；采用丝网印刷或描绘的方式，将导带或阻带浆料按产品设计的图形印刷或描绘在凸型陶瓷基片上，经高温烧结和激光调阻后，得到所需基片，两侧面之间通过通孔、金属化填充进行连接；再用共晶焊接或浆料粘接的方式将基片装贴在管基底座上；最后用厚膜混合集成方式，在凸型陶瓷基片上集成一个以上半导体芯片或其他片式元器件，并完成半导体芯片的引线键合。本方法提升了功率混合集成电路最大使用功率，生产的器件应用领域广泛，特别适用于装备系统小型化、高可靠的领域。

摘要： 本发明公开了一种高集成度功率厚膜混合集成电路的集成方法，该方法采用底座有垂直凸起金属薄片的凸形管基代替传统的平面型管基，在凸形管基的水平面及凸起部分的两侧面同时集成芯片或片式元器件，两侧面之间通过具有金属导体与底座绝缘的通孔进行电气连接；先在陶瓷基片上采用丝网印刷方式，印刷所需的导体浆料或电阻浆料，经高温烧结和激光调阻后，得到水平贴装基片及垂直贴装基片；再用共晶焊接或浆料粘接的方式将基片装贴在凸形管基底座的水平面及垂直面上；最后用厚膜混合集成方式，在基片上集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合。本方法生产的器件应用领域广泛，特别适用于装备系统小型化、高可靠的领域。

摘要： 本发明公开了一种高集成度功率薄膜混合集成电路的集成方法，该方法采用在凸形管基的凸形底座的水平面及凸起部分的两侧面同时集成芯片和片式元器件，并通过通孔进行电气连接；先在陶瓷基片上采用溅射或蒸发的方式形成一层镍-铬合金电阻薄膜；接着用同样的方式形成一层金属薄膜；然后，对电阻薄膜、金属薄膜进行光刻和选择性腐蚀，得到所需的薄膜图形；经激光调阻和划片分离后，即得到水平贴装基片及垂直贴装基片；再将基片装贴在凸形管基底座的水平面及垂直面上，最后用薄膜混合集成方式在基片上集成一个以上半导体芯片或片式元器件，并完成半导体芯片的引线键合。本方法生产的器件应用领域广泛，特别适用于装备系统小型化、高可靠的领域。

摘要： 高集成高可靠工作温度可控厚膜混合集成电路及其集成方法，该电路由器件管壳基座(1)、管脚(9)、氮化铝陶瓷基片(2)、半导体芯片(3)、热敏元件(4)、厚膜阻带(5)、厚膜导带/键合区(6)、N型半导体(7)、P型半导体(8)、微型热电致冷器（11）和绝缘介质(10)组成，陶瓷基片(2)正面是微型热电致冷器(11)与常规混合集成电路的一体化集成；N型半导体(7)、P型半导体(8)两端引有连接线，之间填充绝缘介质(10)；陶瓷基片(2)置于器件管壳基座(1)之上。集成方法是高真空溅射并进行刻蚀形成金属电极、N型半导体、P型半导体。本集成电路可以解决外界温度在125°C以上或-55°C以下的正常工作问题。广泛应用于航天、航空、船舶、精密仪器、地质勘探、石油勘探、通讯等领域。

摘要： 本实用新型提供一种用于混合集成电路的金属封装外壳以及混合集成电路。该用于混合集成电路的金属封装外壳包括金属壳体和金属盖体，金属壳体与金属盖体能够围合形成用于保护电路的腔体，电路包括元器件以及连接元器件的金属导带；金属壳体包括底座，底座具有相对的第一表面和第二表面，其中第一表面朝向腔体，且金属导带固定在第一表面上；在第一表面上设有盲孔，且盲孔的开设位置与金属导带相对应。本实用新型提供的用于混合集成电路的金属封装外壳，通过在底座上开设盲孔，能够解决当前采用金属封装外壳所带来的混合集成电路的分布参数不能达到要求的问题。