退出
我的积分:
中文文献批量获取
外文文献批量获取
机译:使用级联逻辑块的并行二进制对二进制编码十进制和二进制编码对二进制转换器十进制
公开/公告号US3449555A
专利类型
公开/公告日1969-06-10
原文格式PDF
申请/专利权人 WANG LAB. INC.;
申请/专利号USD3449555
发明设计人 AN WANG;
申请日1965-06-02
分类号G06F5/02;H03K13/00;H04L3/00;
国家 US
入库时间 2022-08-23 11:42:01
机译: 用于二进制编码的十进制的纯二进制转换电路和用于纯二进制的二进制编码的十进制转换电路
机译: 在VLSI中央处理器中进行二进制到二进制编码的十进制和二进制编码十进制到二进制的转换
机译: 分数二进制到二进制编码的十进制和二进制编码的十进制到整数的二进制转换设备