首页> 外国专利> Fractional-spurs suppression scheme in frequency tracking multi-band fractional-N phase lock loop

Fractional-spurs suppression scheme in frequency tracking multi-band fractional-N phase lock loop

机译:频率跟踪多频带小数N分频锁相环中的小数杂散抑制方案

摘要

The present invention discusses fractional compensation timing circuitry (15) to track a VCO output frequency, fO, and provide highly effective error cancellation in a fractional-N PLL synthesizer. This output frequency tracking is used to suppress spurious sidebands, commonly known as spurs, in both fixed-band and multi-band wireless transceiver applications which use fractional-N PLL synthesizers. Some of the critical parameters which benefit from this type of PLL include switching time, phase noise, and reference feed-through.
机译:本发明讨论了分数补偿定时电路( 15 ),以跟踪VCO输出频率f O ,并在分数N PLL合成器中提供高效的误差消除。此输出频率跟踪用于抑制使用小数N分频PLL合成器的固定频带和多频带无线收发器应用中的杂散边带(通常称为杂散)。得益于此类PLL的一些关键参数包括开关时间,相位噪声和参考馈通。

著录项

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号