首页> 外国专利> Programmable number of metal lines and effective metal width along critical paths in a programmable logic device

Programmable number of metal lines and effective metal width along critical paths in a programmable logic device

机译:可编程逻辑器件中沿关键路径的金属线的可编程数量和有效金属宽度

摘要

A layout architecture for a programmable logic device comprising one or more adjacent metal lines, a first circuit, and a second circuit. The one or more adjacent metal lines may each comprise a critical path. The first circuit may be configured to present an input signal to each of the one or more adjacent metal lines in response to a configuration signal. The second circuit may be configured to (i) receive a signal from at least one of the one or more adjacent metal lines selected in response to the configuration signal and (ii) generate an output signal in response to the received signal.
机译:用于包括一个或多个相邻金属线,第一电路和第二电路的可编程逻辑器件的布局架构。一条或多条相邻的金属线可各自包括一条关键路径。第一电路可以被配置为响应于配置信号而向一个或多个相邻金属线中的每一个呈现输入信号。第二电路可以被配置为(i)从响应于配置信号选择的一条或多条相邻金属线中的至少一个接收信号,以及(ii)响应于接收到的信号而产生输出信号。

著录项

  • 公开/公告号US6476635B1

    专利类型

  • 公开/公告日2002-11-05

    原文格式PDF

  • 申请/专利权人 CYPRESS SEMICONDUCTOR CORP.;

    申请/专利号US20000604992

  • 发明设计人 IRFAN RAHIM;JOHN E. BERG;

    申请日2000-06-28

  • 分类号H03K191/77;

  • 国家 US

  • 入库时间 2022-08-22 00:46:57

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号