首页> 外国专利> FUNCTIONAL DESIGN OF ADDER f₃(Σ_CD)^max OF 'k' CONDITIONALLY MOST SIGNIFICANT BITS OF PARALLEL-SERIAL MULTIPLIER f_Σ(Σ_CD), IMPLEMENTING PROCEDURE FOR 'DECRYPTION' OF ARGUMENTS OF TERMS ^1,2S_g ^h1 AND ^1,2S_g ^h2 'COMPLEMENTARY CODE RU' BY ARITHMETIC AXIOM OF TERNARY NUMBER SYSTEM f(+1,0,-1) AND LOGIC DIFFERENTIATION d₁/dn → f₁(⁺←↓_-)_d/dn (VERSIONS OF RUSSIAN LOGIC)

FUNCTIONAL DESIGN OF ADDER f₃(Σ_CD)^max OF 'k' CONDITIONALLY MOST SIGNIFICANT BITS OF PARALLEL-SERIAL MULTIPLIER f_Σ(Σ_CD), IMPLEMENTING PROCEDURE FOR 'DECRYPTION' OF ARGUMENTS OF TERMS ^1,2S_g ^h1 AND ^1,2S_g ^h2 'COMPLEMENTARY CODE RU' BY ARITHMETIC AXIOM OF TERNARY NUMBER SYSTEM f(+1,0,-1) AND LOGIC DIFFERENTIATION d₁/dn → f₁(⁺←↓_-)_d/dn (VERSIONS OF RUSSIAN LOGIC)

机译：f _{3 （Σ_{CD ）^{max 的“ k”条件最大并行并行乘数f _{Σ的功能设计（Σ_{CD ），对“ [^{1,2 S _{g ^{h1””参数进行“解密”的实现过程]和[^{1,2 S _{g ^{h2 ]“补码RU”，由三进制数系统f（+ 1,0，-1）和逻辑区分d _{1 / dn→f _{1 （^{+ ←↓_{- ）_{d / dn （俄罗斯逻辑版本）}}}}}}}}}}}}}}}}

页面导航

摘要
著录项
相似文献

摘要

FIELD: information technology.;SUBSTANCE: one version, the functional design is realised using logic elements AND, OR.;EFFECT: faster operation.;2 cl

机译：领域：信息技术;实体：一种形式，使用逻辑元素“与”或“或”实现功能设计;效果：更快的运行速度; 2 cl

著录项

公开/公告号RU2476922C1

专利类型
公开/公告日2013-02-27

原文格式PDF
申请/专利权人 PETRENKO LEV PETROVICH;
展开▼

申请/专利号RU20120104961
发明设计人 PETRENKO LEV PETROVICH;
展开▼

申请日2012-02-13
分类号G06F7/505;
国家 RU
入库时间 2022-08-21 16:23:08

相似文献

专利