首页> 外国专利> LOW-LATENCY FORWARD ERROR CORRECTION FOR HIGH-SPEED SERIAL LINKS

LOW-LATENCY FORWARD ERROR CORRECTION FOR HIGH-SPEED SERIAL LINKS

机译:高速串行链路的低延迟前向纠错

摘要

Systems and devices can include a port for transmitting data; and a link coupled to the port. The port, in preparation to transmit a data block across the link, to determine a size of a burst of data to be transmitted across the link; determine a plurality of error correcting code words for forward error correction based on the size of the burst of data; interleave each of the plurality of error correcting code words to correspond with consecutive symbols of the burst of data; and transmit the burst of data comprising the interleaved plurality of error correcting code across the link.
机译:系统和设备可以包括用于传输数据的端口。和链接到端口的链接。为了准备在链路上传输数据块,该端口确定要在链路上传输的数据突发的大小;根据数据突发的大小,确定多个用于前向纠错的纠错码字;交错多个纠错码字中的每一个,以与数据脉冲串的连续符号相对应;并在链路上发送包括交错的多个纠错码的数据突发。

著录项

  • 公开/公告号EP3697007A1

    专利类型

  • 公开/公告日2020-08-19

    原文格式PDF

  • 申请/专利权人 INTEL CORPORATION;

    申请/专利号EP20200150933

  • 发明设计人 DAS SHARMA DEBENDRA;

    申请日2020-01-09

  • 分类号H04L1;

  • 国家 EP

  • 入库时间 2022-08-21 11:40:17

相似文献

  • 专利
  • 外文文献
  • 中文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号