结构化ASIC器件的时钟信号网络

摘要

结构化ASIC器件的时钟分配电路包括一个确定部分和多个可配置部分。所述确定部分利用预定布置的导线段和缓冲器，用于将时钟信号分配到器件上的多个预定位置。从每个预定的位置，时钟分配电路的关联的可配置部分将时钟信号分配给任何时钟利用电路，该时钟利用电路在结构化ASIC的预定区域需要这个时钟信号，该结构化ASIC由那个预定的位置提供服务。