公开/公告号CN114939270A
专利类型发明专利
公开/公告日2022-08-26
原文格式PDF
申请/专利权人 绵阳优森科技有限公司;
申请/专利号CN202210876298.7
申请日2022-07-25
分类号A63B71/06(2006.01);G07C1/24(2006.01);
代理机构
代理人
地址 621000 四川省绵阳市科技城新区创新中心8号楼102室
入库时间 2023-06-19 16:31:45
法律状态公告日
法律状态信息
法律状态
2023-06-13
发明专利申请公布后的驳回 IPC(主分类):A63B71/06 专利申请号:2022108762987 申请公布日:20220826
发明专利申请公布后的驳回
2022-09-13
实质审查的生效 IPC(主分类):A63B71/06 专利申请号:2022108762987 申请日:20220725
实质审查的生效
技术领域
本发明涉及体育测试技术领域,特别是涉及一种基于双芯片的中长跑计时系统及方法。
背景技术
中长跑测试是对学生体能的一项重要体育测试项目,目前,基本都是采用计时芯片的方式来检测测试成绩的,但由于检测背心上单芯片的设置,很容易出现漏检及计时不准确的情况,导致测试结果出现偏差。
发明内容
针对上述问题,本发明提供了一种基于双芯片的中长跑计时系统,利用双芯片的搭配使用,对测试者的成绩进行检测判断,可减少漏检及成绩不准确的情况,此外,本发明还提供了一种基于上述系统的中长跑计时方法。
本发明的技术方案如下:
一种基于双芯片的中长跑计时系统,包括测试系统、分别设于测试起点和测试终点的计时激发模块和计时终止模块、设于穿戴设备上的第一计时芯片和第二计时芯片,其中:
所述第一计时芯片和第二计时芯片,用于向计时激发模块和计时终止模块发送串码并计时;
所述计时激发模块,用于检测接收第一计时芯片和第二计时芯片的串码,并向测试系统发送由第一计时芯片和第二计时芯片的串码标定的计时激发信号;
所述计时终止模块,用于检测接收第一计时芯片和第二计时芯片的串码,并向测试系统发送由第一计时芯片和第二计时芯片的串码标定的计时终止信号;
所述测试系统包括:
圈数计量模块,用于接收来自计时终止模块的计时终止信号,并判断此时所接收到的该串码标定的计时终止信号的次数,若接收次数达到设定值,则发出测试终止信息给测试监控模块;若接收次数未达到设定值,则不发出信号;
测试监控模块,用于接收来自计时激发模块的计时激发信号,并标定属于该串码的穿戴设备处于测试激活状态,以及接收来自圈数计量模块的测试终止信息,并标定属于该串码的穿戴设备处于测试终止状态,同时,反馈信号给对应的计时芯片,该计时芯片停止计时;
成绩判定模块,用于接收第一计时芯片和第二计时芯片所记录的时间及串码,并判断出最短时间,作为属于该串码的穿戴设备测试成绩。
在进一步的技术方案中,还包括编码模块,用于将各穿戴设备上的第一计时芯片和第二计时芯片进行唯一编码。
本发明还提供了一种基于上述系统的中长跑计时方法,其技术方案如下:
一种基于双芯片的中长跑计时方法,包括以下步骤:
S1、在穿戴设备上布置第一计时芯片和第二计时芯片,当相应的计时芯片经过测试起点的计时激发模块时,计时激发模块接收该计时芯片的串码,并发送计时激发信号至测试系统,同时,该计时芯片开始计时;
S2、测试系统接收到相应的串码后,标定属于该串码的穿戴设备处于测试激活状态;
S3、当相应的计时芯片经过测试终点的计时终止模块时,计时终止模块接收该计时芯片的串码,并发送计时终止信息至测试系统;
S4、判断此时所接收到的该串码标定的计时终止信号的次数,若接收次数达到设定值,则发出测试终止信息,标定属于该串码的穿戴设备处于测试终止状态,同时,反馈信号给对应的计时芯片,该计时芯片停止计时;若接收次数未达到设定值,则不发出信号;
S5、当第一计时芯片和第二计时芯片均停止计时后,测试系统接收第一计时芯片和第二计时芯片所记录的时间及串码,并判断出最短时间,作为属于该串码的穿戴设备测试成绩。
在进一步的技术方案中,在步骤S1中,对第一计时芯片和第二计时芯片进行唯一编码。
在进一步的技术方案中,所述第一计时芯片、第二计时芯片、计时激发模块、计时终止模块和测试系统之间采用无线通信方式进行信息传输。
在进一步的技术方案中,所述第一计时芯片和第二计时芯片为125K+2.4G芯片。
本发明的有益效果是:
本发明在穿戴设备上设置双芯片,并分别在测试起点和测试终点设置计时激发模块和计时终止模块,来判断双芯片的计时起点和计时终点,由测试监控模块做出佩戴该穿戴设备的检测单元的测试状态为激活或终止,此外,还设置了圈数计量模块,当于操场跑道进行中长跑测试时,可通过计时终止模块对芯片串码的检测次数来判断该穿戴设备通过的圈数,进而对其测试进程进行判断,可满足在操场跑道上进行测试的需求,最后,通过成绩判定模块对双芯片所记录的时间做出判断,以最短时间作为测试成绩,采用本发明的系统及方法,可以极大程度的减少漏检及成绩不准确的情况。
附图说明
图1是本发明实施例所述基于双芯片的中长跑计时系统的逻辑图;
图2是本发明实施例所述基于双芯片的中长跑计时系统的流程图。
具体实施方式
下面结合附图对本发明的实施例作进一步说明。
实施例1:
一种基于双芯片的中长跑计时系统,如图1和图2所示,包括测试系统、分别设于测试起点和测试终点的计时激发模块和计时终止模块、设于穿戴设备上的两个计时芯片(芯片1和芯片2),其中:
芯片1和芯片2,用于向计时激发模块和计时终止模块发送串码并计时;
计时激发模块,用于检测接收芯片1和芯片2的串码,并向测试系统发送由芯片1和芯片2的串码标定的计时激发信号;
计时终止模块,用于检测接收芯片1和芯片2的串码,并向测试系统发送由芯片1和芯片2的串码标定的计时终止信号;
测试系统包括:
圈数计量模块,用于接收来自计时终止模块的计时终止信号,并判断此时所接收到的该串码标定的计时终止信号的次数,若接收次数达到设定值,则发出测试终止信息给测试监控模块;若接收次数未达到设定值,则不发出信号;
测试监控模块,用于接收来自计时激发模块的计时激发信号,并标定属于该串码的穿戴设备处于测试激活状态,以及接收来自圈数计量模块的测试终止信息,并标定属于该串码的穿戴设备处于测试终止状态,同时,反馈信号给对应的计时芯片,该计时芯片停止计时;
成绩判定模块,用于接收芯片1和芯片2所记录的时间及串码,并判断出最短时间,作为属于该串码的穿戴设备测试成绩。
在本实施例中,还包括编码模块,用于将各穿戴设备上的芯片1和芯片2进行唯一编码。
实施例2:
一种基于双芯片的中长跑计时方法,本方法基于实施例1中所记载的系统进行,具体包括以下步骤:
S1、在穿戴设备上布置两块计时芯片(芯片1和芯片2),当相应的计时芯片经过测试起点的计时激发模块时,计时激发模块接收该计时芯片的串码,并发送计时激发信号至测试系统,同时,该计时芯片开始计时;
S2、测试系统接收到相应的串码后,标定属于该串码的穿戴设备处于测试激活状态;
S3、当相应的计时芯片经过测试终点的计时终止模块时,计时终止模块接收该计时芯片的串码,并发送计时终止信息至测试系统;
S4、判断此时所接收到的该串码标定的计时终止信号的次数,若接收次数达到设定值,则发出测试终止信息,标定属于该串码的穿戴设备处于测试终止状态,同时,反馈信号给对应的计时芯片,该计时芯片停止计时;若接收次数未达到设定值,则不发出信号;
S5、当芯片1和芯片2均停止计时后,测试系统接收芯片1和芯片2所记录的时间及串码,并判断出最短时间,作为属于该串码的穿戴设备测试成绩。
在本实施例中,在步骤S1中,对芯片1和芯片2进行唯一编码。
在本实施例中,所述芯片1、芯片2、计时激发模块、计时终止模块和测试系统之间采用无线通信方式进行信息传输。
在本实施例中,所述芯片1和芯片2为125K+2.4G芯片。
以上所述实施例仅表达了本发明的具体实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。
机译: 双镜芯片,包括双镜芯片的晶片,多芯片封装,制造双镜芯片的方法,晶片和多芯片封装以及测试双镜芯片的方法
机译: 内存芯片例如动态RAM芯片,例如用于计算机系统具有用于控制输出缓冲区的计时器,以便该缓冲区释放缓冲区数据,其中芯片确定从信号提供到读取数据的可用性的等待时间
机译: 基于平面光照明和成像(PLIIM)的系统,该系统具有组装的线性图像检测芯片,并采用了防止线性图像检测芯片和共平面激光辐照光束(PLB)的视场(FOV)误解的装置。基于SAID PLIIM的系统,以响应基于SAID PLIIM的系统中的热膨胀和/或压缩