基于FPGA的5G-NR系统PSS互相关算法

摘要

本发明提供了一种基于FPGA的5G‑NR系统PSS互相关算法，包括：低频时钟按顺序写入单个采样点，接收数据流存储在256个寄存器组成的延迟线结构中，其中，接收数据包括实部I和虚部Q，I和Q都有各自的延迟线结构；高频时钟按交错顺序读出1个symbol长度的采样点，其中，仅读出所述1个symbol的后255个采样点、去掉第一个点；将实部对折相加；将虚部对折相减；时分复用完成本地PSS波形复数相乘。本发明在FPGA中计算PSS互相关运算时，将大大减少FPGA乘法器和RAM资源的消耗，减小FPGA器件容量，降低了成本和设备功耗。