一种DRAM存储器的数据写入方法和DRAM控制系统

摘要

本发明公开了一种DRAM存储器的数据写入方法和系统，所述方法包括：DRAM控制器接收待写入数据，待写入数据包括数据段和地址段，数据段与地址段对应；判断数据段的连续逻辑值的长度是否大于或等于预设长度，连续逻辑值为连续的0或1；若连续逻辑值的长度大于或等于预设长度，则获取查找表，查找表包括DRAM存储器中存储的连续逻辑值以及存储的连续逻辑值所在的地址范围；查询连续逻辑值对应的待写入地址范围是否在查找表中；若是，则向DRAM控制器发送连续逻辑值无需写入的指示信号，数据段中的其他逻辑值按照普通的写入方式写入，减少DRAM存储器的访问次数，提升连续逻辑值的写入速度，从而提升DRAM存储器的数据写入速度。