一种除法器及除法处理方法

摘要

本申请公开了一种除法器及除法处理方法，包括：预处理模块，用于将被除数左移小数位宽加1个比特得到第一数据，将除数左移数据位宽个比特得到第二数据；数据位宽为小数位宽与输入数据位宽之和；迭代运算模块执行：步骤01：比较第一数据以及第二数据的大小，若第一数据小于第二数据，则将第一数据存入预设寄存器，否则，第一数据减去第二数据将差值加1的结果存入寄存器；步骤02：判断步骤01的执行次数是否达到数据位宽次，若否，则将寄存器的值左移1个比特并赋值给第一数据，重新执行步骤01，若是，则将寄存器的值作为输出结果输入输出处理模块进行处理，能够实现任意整数的除法运算，且降低综合后电路面积。