一种基于时间交织的高速高分辨率DA转换电路

摘要

本发明公开了一种基于时间交织的高速高分辨率DA转换电路，包括：控制模块、高分辨率DAC模块、通道幅度校准模块、高速模拟开关切换模块、采样保持器模块以及滤波输出模块；其中，所述控制模块、高分辨率DAC模块、通道幅度校准模块、高速模拟开关切换模块、采样保持器模块以及滤波输出模块顺次连接。本发明利用现有低采样率高分辨率的DAC芯片来构建高采样率高分辨率的DA转换电路以满足ADC测试的需要，解决了现有的DAC芯片很难同时做到高分辨率和高采样率的问题。

说明书

技术领域

本发明涉及集成电路领域，具体涉及一种基于时间交织的高速高分辨率DA转换电路。

背景技术

集成电路行业是由设计业、制造业、封装业和测试业等产业组成的。而集成电路测试则是保障集成电路稳定可靠的最后一道屏障。因为不同等级的测试要求不同，所以测试的设备和原理也不尽相同。从器件级到板级再到系统级的，测试的原理和功能都愈加的系统化和复杂化。现阶段，芯片测试已经成为集成电路产品成本的最大贡献者。

芯片测试按照芯片类型划分分为数字芯片测试、模拟芯片测试和数模混合芯片测试，其中数模混合芯片测试中，模数转换器(Analog-to-Digital Converter,ADC)芯片测试是一类主要测试的芯片。而根据IEEE 1241标准的规定，在ADC的测试中，应使用比被测ADC的分辨率高3～4位的波形。

随着芯片工艺的提升，ADC芯片的转换速率和分辨率也越来越高。目前，高精度采集系统中的ADC的分辨率以16位为主，音频ADC的分辨率以16位至24位为主，甚至还有32位的音频ADC。随着发展，ADC的测试方式也在不断变化发展，但其中无论采用评估板还是ATE测试，都需要有更高分辨率的信号来供ADC进行采集。而更高精度的模拟信号通常是由自动测试设备中的DA转换电路或者评估板产生，现有的DAC芯片很难同时做到高分辨率和高采样率。例如：在24位高分辨率的情况下采样率一般很低，只有几百千赫兹；在几百兆高采样率的情况下的分辨率又很低，其中最高的也就只有16位。对于音频ADC，其分辨率普遍为24位，对于其它用途的ADC，其分辨率也有能达到20位分辨率的；在测试时，我们就需要能达到24位高分辨率同时频率为几十千赫兹波形的信号进行测试。而目前市场上还没有能够直接满足要求的高分辨率高速DAC芯片。

发明内容

本发明针对上述问题提出一种基于时间交织的高速高分辨率DA转换电路，通过下述技术方案实现：

一种基于时间交织的高速高分辨率DA转换电路，包括：控制模块、高分辨率DAC模块、通道幅度校准模块、高速模拟开关切换模块、采样保持器模块以及滤波输出模块；其中，所述控制模块、高分辨率DAC模块、通道幅度校准模块、高速模拟开关切换模块、采样保持器模块以及滤波输出模块顺次连接；

所述控制模块，用于为所述高分辨率DAC模块提供数字信号和时钟信号；

所述高分辨率DAC模块，用于将控制模块给出的数字信号转换为模拟信号，输出模拟波形；

所述通道幅度校准模块，用于对高分辨率DAC模块输出的模拟波形幅度进行校准；

所述高速模拟开关切换模块，用于对各个通道的输出模拟波形进行选择；

所述采样保持器模块，用于对模拟开关切换后的输出进行采样保持；

所述滤波输出模块，用于对输出波形滤波。

上述方案的有益效果是，利用现有低采样率高分辨率的DAC芯片来构建高采样率高分辨率的DA转换电路以满足ADC测试的需要，可在满足多路复用器切换频率的情况下，实现相较于原DAC采样率f的N倍采样率f*N的DA转换电路的功能，即相较于原高分辨率DAC实现了高速高分辨率DA转换电路功能。

进一步的，所述控制模块包括FPGA及其控制电路，其中硬件电路主要包括FPGA芯片，FPGA配置flash芯片以及FPGA供电电源模块，以保证FPGA能够正常工作。

进一步的，所述控制模块输出为数字信号及时钟信号，为所述高分辨率DAC模块提供数字信号。

上述进一步方案的有益效果是，通过控制模块为后续DAC单元提供数字信号和时钟，每个DAC单元所获得的数字信号均不相同，且存在相互关联。

进一步的，所述高分辨率DAC模块包括多个型号参数相同的高分辨率DAC单元，每个所述高分辨率DAC单元分别接收控制模块输出的数字信号并将其转换为模拟信号，每个高分辨率DAC单元的工作在相同的采样频率下。

上述进一步方案的有益效果是，将控制模块给的数字量转换为模拟量，输出模拟波形，将输入信号的多个采样点数据通过DA输出构成的，对其进行分组，分别给到每个DAC输出。

进一步的，所述控制模块产生的数字信号按采样点时间顺序依次分配给所述多个高分辨率DAC。

上述进一步方案的有益效果是，将输入信号按照采样时间点的顺序依次进行分配，扩大原DA转换电路的采样率。

进一步的，所述通道幅度校准模块包括与所述高分辨率DAC单元同等数量的通道幅度校准单元，且每个所述高分辨率DAC单元分别对应连接一个通道幅度校准单元。

上述进一步方案的有效果是，每个通道的输出存在差别，如果直接给开关切换模块进行切换输出，最后的输出就会出现幅度不匹配的情况，出现毛刺。所以需要幅度校准模块进行多通道之间的幅度校准。

进一步的，所述高速模拟开关切换模块的开关切换频率表达为：

F＝n*f；

其中，F为高速模拟开关切换模块的开关切换频率；n为高速DAC单元的数量，f为每个高速DAC单元的采样频率。

上述进一步方案的有益效果是，输出切换的同时实现更高的采样率。

进一步的，所述高速模拟开关切换模块的开关切换频率与所述采样保持器模块的采样频率相同。

上述进一步方案的有益效果是保证高速模拟开关切换模块的输出能够与采样保持器模块的输入在周期上保持一致，确保每一个高速模拟开关切换模块的输出值能够完全的输入采样保持器模块。

进一步的，所述高速模拟开关切换模块的切换条件为：

对于任意通道幅度校准单元的输出完成采样更新时，所述高速模拟开关切换模块切换输入通道至当前对应通道，输入对应的任意通道幅度校准单元输出信号。

上述进一步方案的有益效果是保证每一个通道校准后的输出都能第一时间被开关切换模块采集到，从而保证进入开关切换模块的数据是正确顺序的数据。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：

图1为本发明的DA转换电路结构图。

图2为本发明实施例的采样点示意图。

具体实施方式

在下文中，可在本发明的各种实施例中使用的术语“包括”或“可包括”指示所发明的功能、操作或元件的存在，并且不限制一个或更多个功能、操作或元件的增加。此外，如在本发明的各种实施例中所使用，术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。

在本发明的各种实施例中，表述“或”或“A或/和B中的至少一个”包括同时列出的文字的任何组合或所有组合。例如，表述“A或B”或“A或/和B中的至少一个”可包括A、可包括B或可包括A和B二者。

在本发明的各种实施例中使用的表述(诸如“第一”、“第二”等)可修饰在各种实施例中的各种组成元件，不过可不限制相应组成元件。例如，以上表述并不限制所述元件的顺序和/或重要性。以上表述仅用于将一个元件与其它元件区别开的目的。例如，第一用户装置和第二用户装置指示不同用户装置，尽管二者都是用户装置。例如，在不脱离本发明的各种实施例的范围的情况下，第一元件可被称为第二元件，同样地，第二元件也可被称为第一元件。

应注意到：如果描述将一个组成元件“连接”到另一组成元件，则可将第一组成元件直接连接到第二组成元件，并且可在第一组成元件和第二组成元件之间“连接”第三组成元件。相反地，当将一个组成元件“直接连接”到另一组成元件时，可理解为在第一组成元件和第二组成元件之间不存在第三组成元件。

在本发明的各种实施例中使用的术语仅用于描述特定实施例的目的并且并非意在限制本发明的各种实施例。如在此所使用，单数形式意在也包括复数形式，除非上下文清楚地另有指示。除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本发明的各种实施例中被清楚地限定。

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

实施例1

一种基于时间交织的高速高分辨率DA转换电路，如图1所示，包括：控制模块、高分辨率DAC模块、通道幅度校准模块、高速模拟开关切换模块、采样保持器模块以及滤波输出模块；其中，所述控制模块、高分辨率DAC模块、通道幅度校准模块、高速模拟开关切换模块、采样保持器模块以及滤波输出模块顺次连接；

所述控制模块控制模块包括由FPGA及其外围电路构成，其中主要包括赛灵思7系列FPGA芯片325T，FPGA配置flash芯片型号为s25fl256以及FPGA供电电源模块，以保证FPGA能够正常工作，其输出为数字信号、时钟以及控制信号。其主要功能是给多个高分辨率DAC模块提供数字量，且每一个DAC模块的数字量都是不同的并存在着相关关系。以两个DAC模块的情况为例，假设FPGA产生的数字信号为：S1，S2，S3，……，S(2n)；则给DAC1的数字信号为对应原信号的：S1，S3，S5，……S(2n-1)；给DAC2的数字信号为对应原信号的：S2，S4，S6，……S(2n)。除了给DAC提供数字量，控制模块还有控制功能，包括：给多通道校准模块提供数字量，控制通道的增益；给高速模拟通道切换模块提供控制信号，控制通道切换；给采样保持器模块提供控制信号，控制采样保持状态切换；

所述高分辨率DAC模块主要包括高分辨率DAC及其外围电路，具体而言，DAC的型号为AKM公司的AKA4490EQ，其管脚2、3、4、5和46作为输入管脚连接到前端FPGA的IO类管脚上，其主要功能是将控制模块给的数字量转换为模拟量，输出模拟波形，其输出模拟波形通过管脚25、26、35和36输出，进入运算放大器的输入管脚再输出给后端。

所述多通道幅度校准模块主要由压控增益衰减放大器及其外围电路构成，具体而言，压控增益衰减放大器型号为AD8336，他的输入管脚4连接到前端输出信号，输入管脚11通过转换芯片连接到控制模块的IO类端口，由控制模块的FPGA输出控制信号，通过转换芯片产生控制电压，来控制放大倍数，实现对管脚4输入的信号的幅度衰减放大控制，进而对高分辨率DAC模块输出的模拟波形幅度进行校准，因为每个通道的输出存在差别，如果直接给开关切换模块进行切换输出，最后的输出就会出现幅度不匹配的情况，出现毛刺。所以需要幅度校准模块进行多通道之间的幅度校准。

所述高速模拟开关切换模块主要包括多路复用器及其外围电路，具体而言，多路复用器的型号为AD8184，其管脚1、3、5和7连接到前端幅度校准模块的输出，每一个管脚对应一个通道，其11、12和13管脚连接到控制模块FPGA芯片的IO类管脚上，用于接收控制模块的控制信号，从而实现选择管脚1、3、5、7其中一个输出的功能，其输出管脚10连接到后端，实现对前端各个通道输出的模拟波形进行选择输出的功能，即实现更高采样率。高速模拟开关的切换频率与高分辨率DAC模块的数量以及频率应该存在一定关系，假设高分辨率DAC模块的数量为n，每个DAC的采样率为f，那么高速模拟开关的切换频率应该为n*f；高速模拟开关切换模块的切换条件应满足输出与通道的对应关系，具体描述为：

对于任意通道幅度校准单元的输出完成采样更新时，所述高速模拟开关切换模块切换输入通道至当前对应通道，输入对应的任意通道幅度校准单元输出信号；即当高速开关切换模块的频率和切换顺序既定的时候，其前端即通道幅度校准模块的各个输出通道之间的采样更新完成的时间点存在着一定顺序，即按照通道切换顺序，每两个挨着输出的通道采样更新完成时间点之间额间隔为开关切换模块的切换频率对应的时间长度。

所述采样保持模块主要包括采样保持器，具体而言，采样保持器的型号为AD783，其输入管脚2连接到前端输出，其控制管脚7连接到控制模块FPGA的IO类管脚，用于接收控制信号，实现对管脚2输入的信号进行采样或者保持功能，其输出管脚8连接到后端滤波模块。其主要功能是对模拟开关切换后的输出进行采样保持，解决前端开关切换过程中带来的输出幅值衰减。采样保持器的状态切换频率应该与高速模拟开关切换模块切换频率一致；

滤波模块主要由低通滤波器构成，主要功能是对输出波形进行滤波，提高波形质量。

实施例2

通过一个波形的数据转换说明本方案中的DA转换电路，在本实施例里，一个波形是由很多个采样点数据通过DA输出构成的，对其进行分组，分别给到每个DAC输出。假设有N个DAC，总采样点数为S*N，S为整数，数字量按时间排序为：D1，D2，D3，……，D(S*N)；则我们将总采样点分为N组，每组S个数据。如图2，假设给DAC1的第一个数据量为D1，DAC2的第一个数据量为D2，以此类推，给DACN的第一个数据量为D(N)。然后D(N+1)数据又给DAC1，D(N+2)数据给DAC2，这样循环，第n个DAC的第m个数据量为D(mN+n)数据，归纳整理，则：

第一个DAC对应的数据量为：D1，D(N+1)，D(2N+1)……D((S-2)*N+1)，D((S-1)*N+1)；

第二个DAC对应的数据量为：D2，D(N+2)，D(2N+2)……D((S-2)*N+2)，D((S-1)*N+2)；第三个DAC对应的数据量为：D3，D(N+3)，D(2N+3)……D((S-2)*N+3)，D((S-1)*N+3)；

以此类推可以得到，

第N个DAC对应的数据量为：D(N)，D(2N)，D(3N)……D((S-1)*N)，D(S*N)；

这样，通过多路复用器切换通道输出之后就可以按照DAC输出序列的顺序依次还原为数字量：D1，D2，D3，……D(N+1)，D(N+2)，……D(S*N)。

通过以上DA转换电路，即可在满足多路复用器切换频率的情况下，实现相较于原DAC采样率f的N倍采样率f*N的DA转换电路的功能，即相较于原高分辨率DAC实现了高速高分辨率DA转换电路功能。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。