电流控制振荡器及环形振荡器

摘要

本发明揭露一种电流控制振荡器及环形振荡器，该电流控制振荡器包括环形振荡器和振荡频率控制电路。环形振荡器具有一正常相位连接配置和一超前相位连接配置，并包括一输入端、至少四级延迟模块和一组振荡频率信号输出端。环形振荡器配置为超前相位连接配置时所输出的振荡频率信号的振荡频率大于环形振荡器配置为正常相位连接配置时所输出的振荡频率信号的振荡频率。振荡频率控制电路依据接收的偏置电流输入、数字控制信号和控制电压输入产生一驱动电流信号。振荡频率控制电路输出驱动电流信号至环形振荡器的输入端，以调节环形振荡器输出的振荡频率信号的振荡频率。

说明书

技术领域

本发明涉及电流控制环形振荡器，特别是涉及使用双延迟路径的电流控制环形振荡器。

背景技术

环形振荡器是应用在射频电路的时钟与数据回复器中的关键性元件。环形振荡器的振荡频率往往取决于环形振荡器中串接的延迟模块的总级数和每一延迟模块的延迟时间。例如，延迟模块的总级数增加时，环形振荡器的振荡频率随之降低。目前环形振荡器则大多为电压控制的环形振荡器，亦即输出控制电压至环形振荡器的每一延迟模块。有鉴于此，本发明从另一观点提出一种电流控制环形振荡器，以增加振荡频率的调节范围。

发明内容

本发明的一示范性实施例提供一种电流控制振荡器。该电流控制振荡器包括一环形振荡器和一振荡频率控制电路。该环形振荡器具有一第一相位连接配置和一第二相位连接配置。该环形振荡器包括至少四级延迟模块、一输入端和一组振荡频率信号输出端。每一该延迟模块具有一控制信号输入端、一接地端、一第一组信号输入端、一第二组信号输入端和一第一组信号输出端。该环形振荡器的输入端耦接至每一该延迟模块的该控制信号输入端。该组振荡频率信号输出端耦接至该环形振荡器的最后一级延迟模块的该第一组信号输出端，用以输出该电流控制振荡器的一组振荡频率信号，其中当该环形振荡器被配置为该第一相位连接配置时，每一该延迟模块的该第一组信号输出端耦接至下一级延迟模块的该第一组信号输入端，且最后一级延迟模块的该第一组信号输出端耦接至第一级延迟模块的该第一组信号输出端；其中若该环形振荡器由该第一相位连接配置改变配置成该第二相位连接配置，则每一该延迟模块的该第一组信号输出端还耦接至下下一级延迟模块的该第二组信号输入端；以及其中若该环形振荡器由该第一相位连接配置改变配置成该第二相位连接配置，则倒数第二级延迟模块的该第一组信号输出端还耦接至第一级延迟模块的该第二组信号输入端，且最后一级延迟模块的该第一组信号输出端还耦接至第二级延迟模块的该第二组信号输入端。该振荡频率控制电路耦接至该环形振荡器，其中该振荡频率控制电路接收外部的一偏置电流输入、一数字控制信号和一控制电压输入，并依据该偏置电流输入、该数字控制信号和该控制电压输入产生一驱动电流信号；以及其中该振荡频率控制电路输出该驱动电流信号至该环形振荡器的每一该延迟模块的该控制信号输入端，以调节该环形振荡器的该组振荡频率信号的一振荡频率。

本发明的一示范性实施例提供一种环形振荡器。该环形振荡器具有一第一相位连接配置和一第二相位连接配置。该环形振荡器包括至少四级延迟模块、一输入端和一组振荡频率信号输出端。每一该延迟模块具有一控制信号输入端、一接地端、一第一组信号输入端、一第二组信号输入端和一第一组信号输出端。该环形振荡器的输入端耦接至每一该延迟模块的该控制信号输入端。该组振荡频率信号输出端耦接至该环形振荡器的最后一级延迟模块的该第一组信号输出端，用以输出该电流控制振荡器的一组振荡频率信号，其中该第一组信号输入端包括一第一极性信号输入端和一第二极性信号输入端，该第二组信号输入端包括一第一极性信号输入端和一第二极性信号输入端，且该第一组信号输出端包括一第一极性信号输出端和一第二极性信号输出端；其中当该环形振荡器被配置为该第一相位连接配置时，每一该延迟模块的该第一组信号输出端的该第一极性信号输出端耦接至下一级延迟模块的该第一组信号输入端的该第一极性信号输入端，且每一该延迟模块的该第一组信号输出端的该第二极性信号输出端耦接至下一级延迟模块的该第一组信号输入端的该第二极性信号输入端；其中当该环形振荡器被配置为该第一相位连接配置时，最后一级延迟模块的该第一组信号输出端的该第一极性信号输出端耦接至第一级延迟模块的该第一组信号输出端的该第二极性信号输入端，且最后一级延迟模块的该第一组信号输出端的该第二极性信号输出端耦接至第一级延迟模块的该第一组信号输出端的该第一极性信号输入端；其中若该环形振荡器由该第一相位连接配置改变配置成该第二相位连接配置，则每一该延迟模块的该第一组信号输出端还耦接至下下一级延迟模块的该第二组信号输入端；以及其中若该环形振荡器由该第一相位连接配置改变配置成该第二相位连接配置，则倒数第二级延迟模块的该第一组信号输出端还耦接至第一级延迟模块的该第二组信号输入端，且最后一级延迟模块的该第一组信号输出端还耦接至第二级延迟模块的该第二组信号输入端。

附图说明

图1依据本发明的一实施例实现一电流控制振荡器1的区块图。

图2A依据本发明的一实施例举例说明环形振荡器2以第一相位连接配置进行配置的一示意图。

图2B依据本发明的一实施例举例说明环形振荡器2以第二相位连接配置进行配置的一示意图。

图2C依据本发明的一实施例举例说明环形振荡器2以第一相位连接配置进行配置的一示意图。

图2D依据本发明的一实施例举例说明环形振荡器2以第二相位连接配置进行配置的一示意图。

图2E依据本发明的一实施例举例说明环形振荡器2以第三相位连接配置进行配置的一示意图。

图3依据本发明的一实施例实现环形振荡器2的延迟模块21的一电路图。

图4依据本发明的一实施例实现振荡频率控制电路3的一电路图。

具体实施方式

本发明所附图示的实施例或例子将如以下说明。本发明的范畴并非以此为限。本领域技术人员应能知悉在不脱离本发明的精神和架构的前提下，当可作些许更动、替换和置换。在本发明的实施例中，元件符号可能被重复地使用，本发明的数种实施例可能共用相同的元件符号，但为一实施例所使用的特征元件不必然为另一实施例所使用。

图1依据本发明的一实施例实现一电流控制振荡器1的区块图。在图1的该实施例中，电流控制振荡器1包括一环形振荡器2和一振荡频率控制电路3。环形振荡器2耦接至振荡频率控制电路3，并具有至少一第一相位连接配置和一第二相位连接配置。环形振荡器2接收来自振荡频率控制电路3的一驱动电流信号Sci，并依据驱动电流信号Sci输出的一组振荡频率信号Sf。振荡频率控制电路3接收外部的一偏置电流输入Ib1、一数字控制信号d<M:0>和一控制电压输入Vcn，并据此输出驱动电流信号Sci。

在图1的该实施例中，振荡频率控制电路3包括一频率调节电路31和一振荡器驱动电路32。频率调节电路31接收外部的一偏置电流输入Ib1和一数字控制信号d<M:0>，再依据数字控制信号d<M:0>产生一第一控制电流信号Ic1。振荡器驱动电路32接收外部的一控制电压输入Vcn，再依据控制电压输入Vcn产生一第二控制电流信号Ic2。频率调节电路31的一输出端与该振荡器驱动电路32的一输出端皆耦接至振荡频率控制电路3的一输出端，使第一控制电流信号Ic1加总第二控制电流信号Ic2形成驱动电流信号Sci。在图1的该实施例中，通过输入不同的数字控制信号d<M:0>，电流控制振荡器1输出的该组振荡频率信号Sf的一振荡频率fc具有多档频率范围。此外，亦能够过改变控制电压输入Vcn调节振荡频率fc。

图2A依据本发明的一实施例举例说明环形振荡器2以第一相位连接配置进行配置的一示意图。本发明的一实施例中，环形振荡器2包括一输入端201、一组振荡频率信号输出端202和203、以及四级串接的延迟模块21、延迟模块22、延迟模块23和延迟模块24。每一该延迟模块21-24皆为相同的延迟模块。每一该延迟模块21-24具有一控制信号输入端T1、一接地端T2、一第一组信号输入端(vin+、vin-)、一第二组信号输入端(vip+、vip-)、以及一第一组信号输出端(vo+、vo-)。环形振荡器2的输入端201用以接收来自振荡频率控制电路3的一驱动电流信号Sci，而环形振荡器2的振荡频率信号输出端202和203用以输出该组振荡频率信号Sf。每一该延迟模块21-24的控制信号输入端T1皆耦接至输入端201，每一该延迟模块21-24的接地端T2则皆电性连接至一接地电位。

在图2A的该实施例中，该第一组信号输入端包括一第一极性信号输入端vin+和一第二极性信号输入端vin-。该第二组信号输入端包括一第一极性信号输入端vip+和一第二极性信号输入端vip-。该第一组信号输出端包括一第一极性信号输出端vo+和一第二极性信号输出端vo-。

在图2A的该实施例中，环形振荡器2被配置为该第一相位连接配置，其中该第一相位连接配置是一种正常相位的连接方式。此时，每一该延迟模块21-24的该第一组信号输出端耦接至下一级延迟模块的该第一组信号输入端，且最后一级延迟模块(亦即延迟模块24)的该第一组信号输出端耦接至第一级延迟模块(亦即延迟模块21)的该第一组信号输出端。

更详细地说，当环形振荡器2被配置为该第一相位连接配置时，每一该延迟模块21-23的该第一组信号输出端的第一极性信号输出端vo+耦接至下一级延迟模块22-24的该第一组信号输入端的该第一极性信号输入端vin+，且每一该延迟模块21-23的该第一组信号输出端的该第二极性信号输出端vo-耦接至下一级延迟模块22-24的该第一组信号输入端的该第二极性信号输入端vin-。

更详细地说，当环形振荡器2被配置为该第一相位连接配置时，最后一级延迟模块24的该第一组信号输出端的该第一极性信号输出端vo+耦接至第一级延迟模块21的该第一组信号输出端的该第二极性信号输入端vin-，且最后一级延迟模块24的该第一组信号输出端的该第二极性信号输出端vo-耦接至第一级延迟模块21的该第一组信号输出端的该第一极性信号输入端vin+。

图2B依据本发明的一实施例举例说明环形振荡器2以第二相位连接配置进行配置的一示意图。在图2B的该实施例中，环形振荡器2被配置为该第二相位连接配置，其中该第二相位连接配置是一超前相位连接方式。当环形振荡器2以超前相位连接方式进行配置时，每一该延迟模块21-24的该第一组信号输出端除了耦接至下一级延迟模块的该第一组信号输入端之外，还被耦接至下一级以后的延迟模块的第二组信号输入端(vip+、vip-)。

以图2B所示第二相位连接配置所配置的该第二相位连接组为例，每一该延迟模块21-24的该第一组信号输出端同样耦接至下一级延迟模块的该第一组信号输入端，且最后一级延迟模块(亦即延迟模块24)的该第一组信号输出端同样耦接至第一级延迟模块(亦即延迟模块21)的该第一组信号输出端。不同于图2A所示第一相位连接配置的是，每一该延迟模块21-22的该第一组信号输出端还耦接至下下一级延迟模块23-24的该第二组信号输入端，倒数第二级延迟模块(亦即延迟模块23)的该第一组信号输出端还耦接至第一级延迟模块(亦即延迟模块21)的该第二组信号输出端，且最后一级延迟模块(亦即延迟模块24)的该第一组信号输出端还耦接至第二级延迟模块(亦即延迟模块22)的该第二组信号输出端。

更详细地说，当由该第一相位连接配置改变配置成该第二相位连接配置时，每一该延迟模块21-22的该第一组信号输出端的第一极性信号输出端vo+还耦接至下下一级延迟模块23-24的该第二组信号输入端的该第一极性信号输入端vip+，且每一该延迟模块21-22的该第一组信号输出端的该第二极性信号输出端vo-还耦接至下一级延迟模块23-24的该第一组信号输入端的该第二极性信号输入端vip-。

更详细地说，当由该第一相位连接配置改变配置成该第二相位连接配置时，最后一级延迟模块(亦即延迟模块24)的该第一组信号输出端的第一极性信号输出端vo+还耦接至第二级延迟模块22的该第二组信号输入端的该第一极性信号输入端vip-，且最后一级延迟模块(亦即延迟模块24)的该第一组信号输出端的第二极性信号输出端vo-还耦接至第二级延迟模块22的该第二组信号输入端的该第一极性信号输入端vip+。

更详细地说，当由该第一相位连接配置改变配置成该第二相位连接配置时，倒数第二级延迟模块(亦即延迟模块23)的该第一组信号输出端的该第一极性信号输出端vo+还耦接至第一级延迟模块21的该第一组信号输入端的该第二极性信号输入端vip-，且倒数第二级延迟模块(亦即延迟模块23)的该第一组信号输出端的该第二极性信号输出端vo-还耦接至第一级延迟模块21的该第一组信号输入端的该第一极性信号输入端vip+。

相较图2A所示第一相位连接配置，图2B所示第二相位连接配置提供在每一该延迟模块21-24的第二组信号输入端(vip+、vip-)的输入快于原先提供在第一组信号输入端(vin+、vin-)的输入。另一方面，图2B所示第二相位连接配置提供每一延迟模块21-24由第二组信号输入端(vip+、vip-)至第一组信号输出端(vo+、vo-)的一新的延迟路径，使每一延迟模块21-24具有双延迟路径。藉此减少信号在单一延迟模块的延迟时间。因此，以第二相位连接配置进行配置的环形振荡器2输出的该组振荡频率信号Sf可具有较高振荡频率fc。

值得注意的是，本发明所示环形振荡器2并不限定于四级的延迟模块21-24。环形振荡器2亦可为包括N级的延迟模块21、延迟模块22、…、延迟模块2(N-1)至延迟模块2N，其中N是大于3的任意正整数。

值得注意的是，本发明所示环形振荡器2并不限定第二相位连接配置的超前相位连接方式。在本发明的另一实施例中，当环形振荡器2以超前相位连接方式进行配置时，每一该延迟模块21-2N的该第一组信号输出端除了耦接至下一级延迟模块的该第一组信号输入端之外，还被耦接至P级以后的延迟模块的第二组信号输入端(vip+、vip-)，其中P是小于(N/2)的任意正整数。例如，当N为7时，P可以为1、2、3；当N为4时，P可以为1；当N为6时，P可以为1、2；当N为12时，P可以为1、2、3、4、5；当N为20时，P可以小于10的正整数。

更详细地说，当环形振荡器2具有七级的延迟模块21-27时，环形振荡器2除了具有前述第一相位连接配置和前述第二相位连接配置之外，还具有一第三相位连接配置以及一第四相位连接配置。

图2C-2E图即依据本发明的一实施例举例说明具有七级的延迟模块21-27的环形振荡器2的不同相位连接配置。

图2C依据本发明的一实施例举例说明环形振荡器2以第一相位连接配置进行配置的一示意图。在图2C的该实施例中，环形振荡器2被配置为该第一相位连接配置，亦即被配置为正常相位的连接方式。此时，延迟模块21-27的连接方式相同于图2A所示延迟模块21-24的连接方式，其差别仅在于延迟模块的总级数N不同。

图2D依据本发明的一实施例举例说明环形振荡器2以第二相位连接配置进行配置的一示意图。在图2D的该实施例中，环形振荡器2被配置为该第二相位连接配置。此时，延迟模块21-27的连接方式相同于图2B所示延迟模块21-24的连接方式，其差别仅在于延迟模块的总级数N不同。换句话说，每一该延迟模块21-25的该第一组信号输出端除了耦接至下一级延迟模块的该第一组信号输入端(vin+、vin-)之外，还被耦接至1级以后的延迟模块的第二组信号输入端(vip+、vip-)。例如，延迟模块23的该第一组信号输出端被耦接至延迟模块24的该第一组信号输入端(vin+、vin-)和延迟模块25的该第二组信号输入端(vip+、vip-)。延迟模块26的该第一组信号输出端除了耦接至下一级延迟模块27的该第一组信号输入端(vin+、vin-)之外，还被耦接至第一级延迟模块21的第二组信号输入端(vip+、vip-)。延迟模块27的该第一组信号输出端除了耦接至第一级延迟模块21的该第一组信号输入端(vin+、vin-)之外，还被耦接至第二级延迟模块22的第二组信号输入端(vip+、vip-)。

图2E依据本发明的一实施例举例说明环形振荡器2以第三相位连接配置进行配置的一示意图。在图2E的该实施例中，环形振荡器2被配置为该第三相位连接配置。此时，每一该延迟模块21-24的第一组信号输出端(vo+、vo-)除了耦接至下一级延迟模块的第一组信号输入端(vin+、vin-)之外，还被耦接至2级以后的延迟模块的第二组信号输入端(vip+、vip-)。例如，延迟模块23的该第一组信号输出端被耦接至延迟模块24的该第一组信号输入端(vin+、vin-)和延迟模块26的该第二组信号输入端(vip+、vip-)。

在图2E的该实施例中，延迟模块25的该第一组信号输出端(vo+、vo-)除了耦接至下一级延迟模块26的该第一组信号输入端(vin+、vin-)之外，还被耦接至第一级延迟模块21的第二组信号输入端(vip+、vip-)。延迟模块26的该第一组信号输出端(vo+、vo-)除了耦接至下一级延迟模块27的该第一组信号输入端(vin+、vin-)之外，还被耦接至第二级延迟模块22的第二组信号输入端(vip+、vip-)。延迟模块27的该第一组信号输出端(vo+、vo-)除了耦接至第一级延迟模块21的该第一组信号输入端(vin+、vin-)之外，还被耦接至第三级延迟模块23的第二组信号输入端(vip+、vip-)。

值得注意的是，延迟模块25-27的该第一组信号输出端(vo+、vo-)分别反相耦接至延迟模块21-23的第二组信号输入端(vip+、vip-)。更详细地说，延迟模块25的第一组信号输出端的第一极性信号输出端vo+耦接至延迟模块21的第二组信号输入端的第二极性信号输入端vip-，而延迟模块25的第一组信号输出端的第二极性信号输出端vo-耦接至延迟模块21的第二组信号输入端的第一极性信号输入端vip+；同理，延迟模块26的第一组信号输出端的第一极性信号输出端vo+耦接至延迟模块22的第二组信号输入端的第二极性信号输入端vip-，而延迟模块26的第一组信号输出端的第二极性信号输出端vo-耦接至延迟模块22的第二组信号输入端的第一极性信号输入端vip+；同理，延迟模块27的第一组信号输出端的第一极性信号输出端vo+耦接至延迟模块23的第二组信号输入端的第二极性信号输入端vip-，而延迟模块27的第一组信号输出端的第二极性信号输出端vo-耦接至延迟模块23的第二组信号输入端的第一极性信号输入端vip+。

因此，本发明的环形振荡器2藉由第2C-2E图所示三种不同相位连接配置得到不同振荡频率fc的该组振荡频率信号Sf。

图3依据本发明的一实施例实现环形振荡器2的延迟模块21的一电路图。由于环形振荡器2的每一延迟模块皆具有相同的电路架构，以下仅以延迟模块21作为说明。在图3的该实施例中，延迟模块21包括一第一延迟晶体管对(Md1、Md2)、一负载晶体管对(Md3、Md4)、一第二延迟晶体管对(Md5、Md6)、一第三延迟晶体管对(Md7、Md8)以及偏压晶体管Md9-Md16。

在图3的该实施例中，第一延迟晶体管对(Md1、Md2)分别耦接至该第一组信号输入端(vin+、vin-)和第一组信号输出端(vo+、vo-)，并包括一第一晶体管Md1和一第二晶体管Md2。第一晶体管Md1的一栅极和第二晶体管Md2的一栅极分别耦接至第一组信号输入端的第一极性信号输入端vin+和第二极性信号输入端vin-。第一晶体管Md的一源极和第二晶体管Md的一源极分别耦接至第一组信号输出端的第一极性信号输出端vo+和第二极性信号输出端vo-。

在图3的该实施例中，第二延迟晶体管对(Md5、Md6)包括一第五晶体管Md5和一第六晶体管Md6。第五晶体管的一栅极Md5和第六晶体管Md6的一栅极耦接至第二组信号输入端的第一极性信号输入端vip+，且第一晶体管的一漏极、第五晶体管的一漏极和第六晶体管的一漏极皆耦接至第一组信号输出端的第二极性信号输出端vo-。第三延迟晶体管对(Md7、Md8)包括一第七晶体管Md7和一第八晶体管Md8。第七晶体管的一栅极和第八晶体管的一栅极耦接至第二组信号输入端的第二极性信号输入端vip-，且第二晶体管的一漏极、第七晶体管的一漏极和第八晶体管的一漏极皆耦接至第一组信号输出端的第一极性信号输出端vo+。

在图3的该实施例中，负载晶体管对(Md3、Md4)耦接至该第一组信号输出端(vo+、vo-)，并包括以交叉正反馈方式进行耦接的一第三晶体管Md3和一第四晶体管Md4。第一晶体管Md1的一源极、第二晶体管Md2的一源极、第五晶体管Md5的一源极以及第七晶体管Md7的一源极皆耦接至控制信号输入端T1。第三晶体管Md3的一源极、第四晶体管Md4的一源极、第六晶体管Md6的一源极以及第八晶体管Md8的一源极皆耦接至接地端T2。偏压晶体管Md9-Md16用以提供延迟模块21的直流偏压，其中偏压晶体管Md9-Md12是NMOS，而偏压晶体管Md13-Md16则是PMOS，但本发明并不限定于此。第一晶体管Md1、第二晶体管Md2、第五晶体管Md5和第七晶体管Md7皆为PMOS，第三晶体管Md3、第四晶体管Md4、第六晶体管Md6和第八晶体管Md8皆为NMOS，但本发明并不限定于此。

值得注意的是，负载晶体管对(Md3、Md4)具有负电阻的特性，且其阻抗值与驱动电流信号Sci给予的电流值有关。因此，振荡频率控制电路3可藉由改变输出至控制信号输入端T1的驱动电流信号Sci，以调节负载晶体管对(Md3、Md4)的阻抗大小，并进而调节延迟模块21的延迟时间。

图4依据本发明的一实施例实现振荡频率控制电路3的一电路图。在图4的该实施例中，频率调节电路31包括一输入级电路311和一电流切换模块312。输入级电路311包括一NMOS晶体管Mc1、一NMOS晶体管Mc2、电阻器R1-R3、和一电容器C1。

在图4的该实施例中，输入级电路311的NMOS晶体管Mc1用以接收偏置电流输入Ib1。输入级电路311的电阻器R1-R2和电容器C1形成一低通滤波器，该低通滤波器用以滤除频率调节电路31的低频噪声。电阻器R3串接在晶体管Mc2的一源极和接地端之间。电阻器R3具有晶体管Mc2的噪声的作用。晶体管Mc1和晶体管Mc2形成一电流镜电路，使流经晶体管Mc1的偏置电流输入Ib1对应产生流经晶体管Mc2的一偏置电流Ib2。

在图4的该实施例中，电流切换模块312包括一PMOS晶体管Mc3、开关SW1-SWk、开关晶体管Ms1-Msk和一电容器C2。电流切换模块312接收数字控制信号d<M:0>，并以数字控制信号d<M:0>控制开关SW1-SWk导通与否。数字控制信号d<M:0>的比特长度M取决于开关SW1-SWk的总数目，例如，使用3比特的数字控制信号d<3:0>控制八个开关SW1-SW8。晶体管Mc3和晶体管Ms1-Msk之中有导通者形成一电流镜电路。因此，晶体管Ms1-Msk之中有导通者可视为PMOS电流源。在本发明实施例中，每一开关SW1-SWk可以晶体管实现，但并不限定于此实施方式。

藉由该电流镜电路，流经晶体管Mc3的偏置电流Ib2对应产生电流切换模块312输出的第一控制电流信号Ic1。第一控制电流信号Ic1的电流值取决于导通的开关晶体管Ms1-Msk的晶体管尺寸(例如，晶体管宽长比)。导通的开关晶体管Ms1-Msk的数目越多，第一控制电流信号Ic1的电流值越大。导通的开关晶体管Ms1-Msk的晶体管宽长比越大，第一控制电流信号Ic1的电流值越大。开关晶体管Ms1-Msk以PMOS实现，但本发明并不限定于此。因此，在图4的该实施例中，频率调节电路31即可通过不同的数字控制信号d<M:0>产生不同电流值的第一控制电流信号Ic1。

在图4的该实施例中，振荡器驱动电路32包括晶体管Mc4-Mc6、电阻器R4和电容器C3。电阻器R4是NMOS晶体管Mc5的一源极电阻。电容器C3电性连接至频率调节电路31的输出端的一稳压电容。电容器C3用以减少PMOS电流源(亦即晶体管Ms1-Msk之中有导通者和PMOS晶体管Mc6)产生的噪声，并能够提高频率调节电路31的电源抑制比。

在图4的该实施例中，NMOS晶体管Mc5的一栅极用以接收控制电压输入Vcn，并对应产生流经PMOS晶体管Mc4和NMOS晶体管Mc5的一电流Icn。PMOS晶体管Mc4和PMOS晶体管Mc6形成一电流镜电路。藉由该电流镜电路，流经晶体管Mc4的电流Icn对应产生振荡器驱动电路32输出的第二控制电流信号Ic2。因此，在图4的该实施例中，振荡器驱动电路32即可通过改变控制电压输入Vcn产生不同电流值的第二控制电流信号Ic2。

本发明虽以较佳实施例揭露如上，使得本领域技术人员能够更清楚地理解本发明的内容。然而，本领域技术人员应理解到他们可轻易地以本发明做为基础，设计或修改流程以及使用电流控制振荡器进行相同的目的和/或达到这里介绍的实施例的相同优点。因此本发明的保护范围当视上述权利要求书所界定者为准。