一种实现Displayport接口辅助通信通道的方法和Displayport接口

摘要

本发明公开了一种实现Displayport接口辅助通信通道的方法和一种Displayport接口，该方法包括：利用Zynq7000平台的可编程逻辑在接收端设备中设计EDID IP核，用于发送端设备获取接收端设备的EDID信息；利用Zynq7000平台的可编程逻辑设计帧封装IP核，用于实现数据编码、帧头同步脉冲和帧尾结束脉冲；利用Zynq7000平台的可编程逻辑的一对差分管脚发送辅助通信通道的差分信号电平。Cortex‑A9嵌入式处理器只要将相关信息写入EDID IP核和帧封装IP核的相应地址，无需参与发送端设备获取EDID信息的过程和帧封装过程，解决了单纯通过软件来实现复杂度大的问题。

说明书

技术领域

本发明涉及计算机硬件技术领域，特别涉及一种实现Displayport接口辅助通信通道的方法和一种Displayport接口。

背景技术

当前视频分辨率进入4K/8K高清领域，对于传输链路的带宽要求也越来越高。由于Displayport接口物理链路的电气性能一致性很难保证，所以Displayport接口中设计了一套独立于数据信号线以外的辅助通信通道。发送端设备在建立连接时，首先通过辅助通信通道获取描述接收端设备视频属性的EDID(Extended Display Identification Data，扩展显示标识数据)信息，然后通过辅助通信通道发起链路训练，并获取接收端设备的反馈信息，由此来达成发送端设备和接收端设备双方关于速率和链路数目的一致性。

发送端设备和接收端设备通过辅助通信通道交互时，经常涉及到一些嵌入式处理器不便于实现的操作，比如发送端设备获取接收端设备的EDID信息、接收端设备同步并采样辅助通信通道的信号电平、各种数据帧的封装等。目前针对Displayport接口的辅助通信通道的一站式硬件方案很少，单纯通过软件实现的复杂度大、可行性低。

发明内容

为了解决目前通过软件实现Displayport接口辅助通信通道复杂度大、可行性低的问题，本发明提供了一种实现Displayport接口辅助通信通道的方法和一种Displayport接口。

依据本发明的一个方面，本发明提供了一种实现Displayport接口辅助通信通道的方法，包括：

利用Zynq7000平台的可编程逻辑在接收端设备中设计EDID IP核，用于发送端设备获取接收端设备的EDID信息；

利用Zynq7000平台的可编程逻辑设计帧封装IP核，用于实现数据编码、帧头同步脉冲和帧尾结束脉冲；

利用Zynq7000平台的可编程逻辑的一对差分管脚发送辅助通信通道的差分信号电平。

其中，所述在接收端设备中，利用Zynq7000平台的可编程逻辑设计EDID IP核，具体包括：

利用Zynq7000平台集成的Block RAM设计一个存储器，用于存储接收端设备的EDID信息；

设计AXI_Lite类型的第一从设备接口，将所述存储器通过所述第一从设备接口连接到Zynq7000平台集成的Cortex-A9嵌入式处理器，使所述Cortex-A9嵌入式处理器可以通过地址访问的方式配置所述存储器中的EDID信息；

设计IIC类型的第二从设备接口，使发送端设备可以通过所述第二从设备接口读取所述存储器中的EDID信息。

其中，所述利用Zynq7000平台的可编程逻辑设计帧封装IP核，具体包括：

设计AXI类型的第三从设备接口，将所述帧封装IP核通过所述第三从设备接口连接到Zynq7000平台集成的Cortex-A9嵌入式处理器，使所述Cortex-A9嵌入式处理器可以通过所述第三从设备接口访问所述帧封装IP核；

在所述帧封装IP核中设计第一寄存器，用于存储命令码、命令长度和访问地址；

在所述帧封装IP核中设计第二寄存器，用于存储数据长度；

在所述帧封装IP核中设计一个FIFO存储器，用于存储需要发送的数据；

利用所述Cortex-A9嵌入式处理器填写所述第一寄存器和所述FIFO存储 器；

利用所述Cortex-A9嵌入式处理器填写所述第二寄存器，所述帧封装IP核从所述第二寄存器中读取数据长度后将所述FIFO存储器中的数据封装成帧并发送；

在所述帧封装IP核中设计第三寄存器，用于存储所述帧封装IP核收到的回复信号；填写所述第二寄存器之后，等待一段时间，利用所述Cortex-A9嵌入式处理器读取所述第三寄存器，获取数据传输是否成功的结果信息。

其中，所述利用Zynq7000平台的可编程逻辑的一对差分管脚发送辅助通信通道的差分信号电平，具体包括：

将Zynq7000平台的可编程逻辑的一对差分管脚配置为BLVDS电平；

通过转换电路将所述差分管脚的电流型差分电平转换为电压型差分电平；

其中，所述转换电路包括上拉电阻、下拉电阻、第一转换电阻、第二转换电阻、第一电容和第二电容；

所述上拉电阻一端连接电压源，另一端连接下拉电阻一端；所述下拉电阻另一端连接接地端；

所述第一电容和第二电容与下拉电阻并联；

所述第一转换电阻和第二转换电阻的一端分别连接至一对BLVDS电平差分信号线的其中一条，另一端共同连接在所述上拉电阻和下拉电阻的连接处。

其中，所述方法还包括：

当接收到频率为1MHz的辅助通信通道的信号电平时，以100MHz的采样频率对所述信号电平进行采样，并做两次本地时钟同步，从而防止亚稳态造成的系统不稳定。

依据本发明的另一方面，本发明提供了一种Displayport接口，包括在Zynq7000平台上实现的EDID IP核和帧封装IP核，以及Zynq7000平台的可编程逻辑的一对差分管脚和集成的Cortex-A9嵌入式处理器；

所述EDID IP核，用于发送端设备获取接收端设备的EDID信息；

所述帧封装IP核，用于实现数据编码、帧头同步脉冲和帧尾结束脉冲；

所述差分管脚，用于发送辅助通信通道的差分信号电平；

所述Cortex-A9嵌入式处理器，用于控制所述Displayport接口进行数据通信。

其中，所述EDID IP核包括存储器、AXI_Lite类型第一从设备接口和IIC类型的第二从设备接口；

所述存储器，用于存储接收端设备的EDID信息；

所述EDID IP核通过所述第一从设备接口与所述Cortex-A9嵌入式处理器相连，使所述Cortex-A9嵌入式处理器可以通过地址访问的方式配置所述存储器中的EDID信息；

所述EDID IP核通过所述第二从设备接口与所述帧封装IP核相连，使发送端设备可以通过所述第二从设备接口读取所述存储器中的EDID信息。

其中，所述帧封装IP核包括AXI类型的第三从设备接口、第一寄存器、第二寄存器、FIFO存储器和第三寄存器；

所述帧封装IP核通过所述第三从设备接口与所述Cortex-A9嵌入式处理器相连，使所述Cortex-A9嵌入式处理器可以通过所述第三从设备接口访问所述帧封装IP核；

所述第一寄存器，用于存储命令码、命令长度和访问地址；

所述第二寄存器，用于存储数据长度；

所述FIFO存储器，用于存储需要发送的数据；

所述Cortex-A9嵌入式处理器填写所述第一寄存器和所述FIFO存储器后，填写所述第二寄存器；所述帧封装IP核从所述第二寄存器中读取数据长度后将FIFO存储器中的数据封装成帧并发送；

所述第三寄存器，用于存储所述帧封装IP核收到的回复信号；所述Cortex-A9嵌入式处理器填写所述第二寄存器之后，等待一段时间，读取所述第三寄存器，获取数据传输是否成功的结果信息。

其中，所述Displayport接口还包括转换电路；

所述Zynq7000平台的可编程逻辑的一对差分管脚配置为BLVDS电平，所述转换电路将所述差分管脚的电流型差分电平转换为电压型差分电平；

所述转换电路包括上拉电阻、下拉电阻、第一转换电阻、第二转换电阻、第一电容和第二电容；

所述上拉电阻一端连接电压源，另一端连接下拉电阻一端；所述下拉电阻另一端连接接地端；

所述第一电容和第二电容与下拉电阻并联；

所述第一转换电阻和第二转换电阻的一端分别连接至一对BLVDS电平差分信号线的其中一条，另一端共同连接在所述上拉电阻和下拉电阻的连接处。

其中，当接收到频率为1MHz的辅助通信通道的信号时，所述Cortex-A9嵌入式处理器控制所述Displayport接口以100MHz的采样频率对所述信号进行采样，并做两次本地时钟同步，从而防止亚稳态造成的系统不稳定。

本发明实施例的有益效果是：利用Zynq7000平台的可编程逻辑设计EDID IP核和帧封装IP核，Cortex-A9嵌入式处理器只要将相关信息写入EDID IP核和帧封装IP核的相应地址，无需参与发送端设备获取接收端设备获取EDID信息的过程和帧封装过程，通过软硬件协同的方式实现了Displayport接口辅助通信通道，解决了单纯通过软件实现Displayport接口辅助通信通道复杂度大的问题；在进一步的优选实施例中，通过转换电路将用于发送辅助通信通道差分信号电平的差分管脚中电流型差分的BLVDS电平转换为电压型差分电平，从而实现了与接口为电压型差分的设备相兼容。

附图说明

图1为本发明实施例提供的一种实现Displayport接口辅助通信通道的方法的流程图；

图2为本发明实施例提供的一种实现Displayport接口辅助通信通道的方 法中转换电路的电路图；

图3为本发明实施例提供的一种Displayport接口的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

图1为本发明实施例提供的一种实现Displayport接口辅助通信通道的方法的流程图。如图1所示，本发明实施例提供的实现Displayport接口辅助通信通道的方法包括：

步骤S110：利用Zynq7000平台的可编程逻辑在接收端设备中设计EDID IP核，用于发送端设备获取接收端设备的EDID信息。

步骤S120：利用Zynq7000平台的可编程逻辑设计帧封装IP核，用于实现数据编码、帧头同步脉冲和帧尾结束脉冲；

步骤S130：利用Zynq7000平台的可编程逻辑的一对差分管脚发送辅助通信通道的差分信号电平。

Zynq7000是xilinx公司推出的可扩展处理平台，内部集成了高性能双核Cortex-A9嵌入式处理器以及可以灵活配置的可编程逻辑门阵列，利用Zynq7000软硬件协同设计的优势可以解决Displayport接口辅助通信通道设计中的瓶颈问题。

发送端设备和接收端设备通过辅助通信通道交互时，发送端设备需要获取接收端设备的EDID信息，EDID是一种VESA标准数据格式，其中包含有关监视器及其性能的参数，包括供应商信息、最大图像大小、颜色设置、厂商预设置、频率范围的限制以及显示器名和序列号的字符串。因此步骤S110中利用Zynq7000平台的可编程逻辑设计一个EDID IP核，发送端设备通过该EDID IP核获取接收端设备的EDID信息，EDID IP核存储接收端设备EDID的EDID信息并接受Cortex-A9嵌入式处理器的配置，因此EDID IP核仅需在接收端设备的Displayport接口中实现，在发送端设备的Displayport 接口中没有必要实现EDID IP核。

针对不同的应用场景，接收端设备的EDID信息会有不同的配置，所以接收端设备需要对EDID IP核进行写操作，并且EDID IP核必须有存储功能。因此，在本发明的优选实施例中，步骤S110具体包括：

利用Zynq7000平台集成的Block RAM设计一个存储器，例如设计一个512Bytes的RAM，用于存储接收端设备的EDID信息；设计一个AXI_Lite类型的从设备接口，将上述存储器通过该从设备接口连接到Zynq7000平台集成的Cortex-A9嵌入式处理器，实现EDID IP核与Cortex-A9嵌入式处理器总线互联，使Cortex-A9嵌入式处理器可以通过地址访问的方式配置该存储器中的EDID信息，以便于针对不同的应用场景对EDID信息做不同的配置；设计一个IIC类型的从设备接口，保证发送端设备可以通过该从设备接口读取存储器中存储的EDID信息，发送端设备通过辅助通信通道读取接收端设备的EDID信息时，其读写时序参考IIC协议。

在辅助通信通道进行通信的过程中，各种形式数据帧的封装有着操作固化且耗时的特点，单纯通过软件来实现数据帧的封装复杂度大，难以保证性能。因此利用Zynq7000平台的可编程逻辑设计帧封装IP核，信号的曼彻斯特编码、帧头同步脉冲和帧尾结束脉冲等都帧封装IP核实现。在本发明的优选实施例中，步骤S120具体包括：

设计一个AXI类型的从设备接口，将帧封装IP核通过该从设备接口连接到Zynq7000平台集成的Cortex-A9嵌入式处理器，使Cortex-A9嵌入式处理器可以通过该从设备接口访问帧封装IP核；

在帧封装IP核中设计用于存储命令码、命令长度和访问地址的第一寄存器、用于存储数据长度的第二寄存器、用于存储需要发送的数据的FIFO存储器以及用于存储帧封装IP核收到的回复信号的第三寄存器；

利用Cortex-A9嵌入式处理器填写第一寄存器和FIFO存储器，之后填写第二寄存器，帧封装IP核从第二寄存器中读取数据长度后将FIFO存储器中的数据封装成帧并发送，这样嵌入式软件设计时，只需要将命令代码、命令 数据段等写入帧封装IP核的FIFO存储器，并通知帧封装IP核将整帧数据发出即可，Cortex-A9嵌入式处理器只要将相关信息写入相应地址，无需参与繁杂的帧封装过程。

Cortex-A9嵌入式处理器填写第二寄存器之后等待一段时间，读取第三寄存器，获取数据传输是否成功的结果信息。若帧封装IP核收到接收端返回的正确的回复信号，则通过第三寄存器通知Cortex-A9嵌入式处理器，以软硬件协同的方式完成Displayport接口辅助通信通道的命令发送流程。

Displayport协议规定辅助通信通道的信号电平为差分，并且通信模式为半双工，因此在本发明的优选实施例中，步骤S130具体包括：

将Zynq7000平台的可编程逻辑的一对差分管脚配置为BLVDS电平，作为发送辅助通信通道的差分电平信号的管脚；BLVDS是在LVDS的基础上发展起来的，用于实现多点电缆或背板应用，BLVDS具备大约250mV的低压差分信号以及快速的过渡时间，可以达到自100Mbps至超过1Gbps的高数据传输速率。由于BLVDS为电流型差分电平，为兼容接口为电压型差分的设备，设计一个转换电路，通过该转换电路将差分管脚的电流型差分电平转换为电压型差分电平。

图2为本发明实施例提供的一种实现Displayport接口辅助通信通道的方法中转换电路的电路图。如图2所示，转换电路包括上拉电阻R1、下拉电阻R2、第一转换电阻R3、第二转换电阻R4、第一电容C1和第二电容C2。上拉电阻R1一端连接电压源VCC，另一端连接下拉电阻R2一端；下拉电阻R2另一端连接接地端GND；第一电容C1和第二电容C2与下拉电阻R2并联；第一转换电阻R3和第二转换电阻R4的一端分别连接至一对BLVDS电平差分信号线的其中一条，另一端共同连接在上拉电阻R1和下拉电阻R2的连接处。上拉电阻R1和下拉电阻R2保证差分信号的直流偏置，第一转换电阻R3和第二转换电阻R4将差分电流信号转换为电压信号，并保证在直流偏置基础上的上下浮动。

当一个触发器无法在某个规定时间段内达到一个可确认的状态时，则该 触发器进入亚稳态，此时，既无法预测该单元的输出电平，也无法预测何时输出才能稳定在某个正确的电平上，触发器输出一些中间级电平，或者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去。为了防止亚稳态造成的系统不稳定，在进一步的优选方案中，当接收到频率为1MHz的辅助通信通道的信号电平时，以100MHz的采样频率对接收到的信号电平进行采样，并做两次本地时钟同步。

图3为本发明实施例提供的一种Displayport接口的结构示意图。如图3所示，本发明提供的Displayport接口，包括在Zynq7000平台上实现的EDID IP核和帧封装IP核，以及Zynq7000平台的可编程逻辑的一对差分管脚和集成的Cortex-A9嵌入式处理器。

发送端设备通过接收端设备Displayport接口中的EDID IP核获取接收端设备的EDID信息；帧封装IP核用于实现数据的曼彻斯特编码、帧头同步脉冲和帧尾结束脉冲等；Zynq7000平台的可编程逻辑的一对差分管脚用于发送辅助通信通道的差分信号电平；Cortex-A9嵌入式处理器控制Displayport接口进行数据通信。

在本发明的一个优选实施例中，EDID IP核包括存储器、AXI_Lite类型第一从设备接口和IIC类型的第二从设备接口。存储器用于存储接收端设备的EDID信息；EDID IP核通过第一从设备接口与Cortex-A9嵌入式处理器相连，使Cortex-A9嵌入式处理器可以通过地址访问的方式配置存储器中存储的接收端设备的EDID信息；EDID IP核通过第二从设备接口与帧封装IP核相连，使发送端设备可以通过第二从设备接口读取存储器中存储的接收端设备EDID信息。

在本发明的另一个优选实施例中，帧封装IP核包括AXI类型的第三从设备接口、第一寄存器、第二寄存器、FIFO存储器和第三寄存器。帧封装IP核通过第三从设备接口与Cortex-A9嵌入式处理器相连，使Cortex-A9嵌入式处理器可以通过第三从设备接口访问帧封装IP核；第一寄存器用于存储命令码、命令长度和访问地址，第二寄存器用于存储数据长度，FIFO存储器用 于存储需要发送的数据，第三寄存器用于存储帧封装IP核收到的回复信号；Cortex-A9嵌入式处理器填写第一寄存器和FIFO存储器后，填写第二寄存器；帧封装IP核从第二寄存器中读取数据长度后将FIFO存储器中的数据封装成帧并发送；Cortex-A9嵌入式处理器填写第二寄存器之后等待一段时间，读取第三寄存器，获取数据传输是否成功的结果信息。

本发明的又一个优选实施例提供的Displayport接口还包括转换电路。用于发送辅助通信通道差分信号电平的一对差分管脚配置为BLVDS电平，转换电路将差分管脚的电流型差分电平转换为电压型差分电平，以兼容接口为电压型差分的设备。转换电路包括上拉电阻R1、下拉电阻R2、第一转换电阻R3、第二转换电阻R4、第一电容C1和第二电容C2。上拉电阻R1一端连接电压源VCC，另一端连接下拉电阻R2一端；下拉电阻R2另一端连接接地端GND；第一电容C1和第二电容C2与下拉电阻R2并联；第一转换电阻R3和第二转换电阻R4的一端分别连接至一对BLVDS电平差分信号线的其中一条，另一端共同连接在上拉电阻R1和下拉电阻R2的连接处。上拉电阻R1和下拉电阻R2保证差分信号的直流偏置，第一转换电阻R3和第二转换电阻R4将差分电流信号转换为电压信号，并保证在直流偏置基础上的上下浮动。

进一步优选的，当接收到频率为1MHz的辅助通信通道的信号时，Cortex-A9嵌入式处理器控制Displayport接口以100MHz的采样频率对接收到的信号进行采样，并做两次本地时钟同步，从而防止亚稳态造成的系统不稳定。

综上所述，本发明提供的一种实现Displayport接口辅助通信通道的方法和一种Displayport接口，与现有技术相比，具有以下有益效果：

1、利用Zynq7000平台的可编程逻辑设计EDID IP核和帧封装IP核，Cortex-A9嵌入式处理器只要将相关信息写入EDID IP核和帧封装IP核的相应地址，无需参与发送端设备获取接收端设备获取EDID信息的过程和帧封 装过程，通过软硬件协同的方式实现了Displayport接口辅助通信通道，解决了单纯通过软件实现Displayport接口辅助通信通道复杂度大的问题。

2、通过转换电路将用于发送辅助通信通道差分信号电平的差分管脚中电流型差分的BLVDS电平转换为电压型差分电平，从而实现了与接口为电压型差分的设备相兼容。

以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。