基于FPGA实现MIPI信号的VIDEO和COMMAND功能的方法和装置

摘要

本发明公开了一种基于FPGA实现MIPI信号的VIDEO和COMMAND功能的方法和装置，其方法根据MIPI DSI协议和DCS协议可同时实现MIPI VIDEO视频数据流功能和COMMAND功能及信号，并通过MIPI DSI协议中所规范的HSDT传输模式和LPDT传输模式传输给MIPI模组。其装置包括MIPI控制模块、RGB转换模块、VIDEO同步模块、VIDEO消隐控制模块、VIDEO数据模块、VIDEO缓存模块、COMMAND数据模块、COMMAND缓存模块、MIPI组包分配模块、HS传输模块、HS信号产生模块、LPDT缓存模块、LPDT传输模块和MIPI信号输出模块，在一片FPGA芯片内根据MIPI DCS协议实现MIPI信号的VIDEO和COMMAND显示方式。

说明书

技术领域

本发明涉及MIPI液晶模组的显示和测试领域，具体地指一种基 于FPGA实现MIPI信号的VIDEO和COMMAND功能的方法和装置。

背景技术

对于MIPI信号及其模组有两种显示方式，一种是视频信号以连 续数据流形式发送给模组显示，即VIDEO方式，另一种是视频信号 以寄存器命令附带视频数据的形式发给模组显示，即COMMAND模 式。

对VIDEO方式一般用于大多数场合下的视频显示，尤其体现在 动态画面显示，该方式的MIPI信号一般在HS状态下以差分信号数据 流特性传输给模组。对COMMAND方式一般用于显示静态画面上， 或用于模组调试、检测场合，该方式既可以在HS状态下以数据流特 性传给模组，也可以在LP状态下以LPDT方式传输给模组。但该显 示方式需要模组内自带视频数据存储组件，会增加模组成本。

随着市场竞争的加剧，使得无论在模组性能的开发还是MIPI显 示设备的应用上，越来愈多的模组制造商开始生产能同时支持VIDEO 和COMMAND显示方式的模组以处于市场的有利地位。但在模组生 产的调试、检测环节上，仅有少数图像信号源设备通过外接桥接芯片 才能同时提供这两种显示方式的信号，这样导致检测方案技术复杂、 成本高昂、操作麻烦、可靠性低的缺点。

发明内容

针对现有技术的不足，本发明的目的是在一片FPGA芯片内根据 MIPI DSI和DCS协议同时实现MIPI信号的VIDEO和COMMAND 显示方式，并根据MIPI DSI协议使VIDEO和COMMAND方式均可 以在HS状态下以数据流形式发送给MIPI模组点屏。

为实现上述目的，本发明所设计的一种基于FPGA实现MIPI信 号的VIDEO和COMMAND功能的方法，其特殊之处在于，包括如下 步骤：

1)从上层接收配置控制参数，所述配置控制参数包括VIDEO或 者COMMAND显示方式；

2)将接收的视频信号转换为RGB视频信号；

3)当所述配置控制参数中为VIDEO显示方式，则进行步骤4) ～6)，当所述配置控制参数中为COMMAND显示方式，则进行步骤7) ～8)；

4)将所述RGB视频信号中的同步信号取出，根据所述同步信号 完成VIDEO传输配置；

5)根据所述VIDEO传输配置，将所述RGB视频信号中的视频 数据转换为VIDEO数据然后缓存；

6)将所述缓存的VIDEO数据组成MIPI数据长包，转步骤9)；

7)将所述RGB视频信号转换为COMMAND数据后缓存；

8)将所述缓存的COMMAND数据转换为MIPI数据长包；

9)将所述MIPI数据长包发送至MIPI模组显示。

优选地，所述步骤4)的具体步骤包括：

4.1)取出所述RGB视频信号的同步信号中的帧同步信号和行同 步信号，并根据MIPI DSI协议产生帧/行开始和结束标识同步短包；

4.2)根据所述同步信号中的消隐模式信号产生Burst模式同步信 息或者Non-Burst模式同步信息，并处理成LP标识或者空包。

4.3)将所述帧/行开始和结束标识同步短包分配到每个数据LANE 上；

4.4)根据所述同步信号中的消隐模式信号，将LP标识或者空包 分配到每个数据LANE上。

优选地，所述步骤7)的具体步骤包括：

7.1)将所述RGB视频信号中一帧图像的第一行图像数据转换为 COMMAND数据后缓存，并根据MIPI DCS协议在缓存的第一行 COMMAND数据内填入DCS命令2C；

7.2)依次将所述RGB视频信号中的下一行图像数据转换为 COMMAND数据后缓存，并根据MIPI DCS协议在缓存的每一行 COMMAND数据内填入DCS命令3C。

优选地，所述配置控制参数还包括MIPI模组开屏指令、RGB 颜色位宽、RGB分量顺序、模组数据LANE数、COMMAND传 输方式、信号传输时序、传输速率和输出电气参数。

优选地，所述DCS命令2C和DCS命令3C位于COMMAND数 据的第一个数据位置上。

优选地，所述组成MIPI数据长包的过程中，根据所述RGB分量 顺序配置参数调整每个视频数据的R、G、B分量的前后位置。

优选地，所述组成MIPI数据长包的过程中，根据所述RGB颜色 位宽配置参数对色阶为12bit、16bit的视频数据的RGB分量拆分 成两个高低字节依次填入。根据不同的MIPI模组类型，对色阶 为12bit、16bit的视频数据转换为8bit的视频数据。

优选地，所述COMMAND传输方式包括HSDT和LPDT传输 方式，在所述HSDT传输方式下分别将每一行MIPI数据长包转换为 HSDT数据格式，在所述LPDT传输方式下分别将每一行MIPI数据长 包转换为LPDT数据格式。

一种实现上述基于FPGA实现MIPI信号的VIDEO和COMMAND 功能的方法的装置，其特殊之处在于，包括MIPI控制模块、RGB转 换模块、VIDEO同步模块、VIDEO消隐控制模块、VIDEO数据模块、 VIDEO缓存模块、COMMAND数据模块、COMMAND缓存模块、 MIPI组包分配模块、HS传输模块、HS信号产生模块、LPDT缓存模 块、LPDT传输模块和MIPI信号输出模块；

所述MIPI控制模块分别与RGB转换模块、VIDEO同步模块、 VIDEO消隐控制模块、MIPI组包分配模块、HS传输模块、HS信号 产生模块和MIPI信号输出模块连接，所述RGB转换模块分别与 VIDEO同步模块、VIDEO数据模块、COMMAND数据模块连接，所 述VIDEO同步模块通过VIDEO消隐控制模块与MIPI组包分配模块 连接，所述VIDEO数据模块通过VIDEO缓存模块与MIPI组包分配 模块连接，所述COMMAND数据模块通过COMMAND缓存模块与 MIPI组包分配模块连接，所述MIPI组包分配模块分别与HS传输模 块和LPDT缓存模块连接，所述HS传输模块通过HS信号产生模块与 MIPI信号输出模块连接，所述LPDT缓存模块通过LPDT传输模块与 MIPI信号输出模块连接，所述MIPI信号输出模块与MIPI模组连接；

所述MIPI控制模块用于根据上层配置控制信号产生配置参数并 传送至RGB转换模块、VIDEO同步模块、VIDEO消隐控制模块、 MIPI组包分配模块、HS传输模块、HS信号产生模块和MIPI信号输 出模块；

所述RGB转换模块用于将输入的视频传输信号转换为RGB视频 信号；

所述VIDEO同步模块用于根据所述RGB视频信号中的同步信号 产生帧/行开始和结束标识同步短包；

所述VIDEO消隐控制模块用于根据所述同步信号中的消隐模式 信号产生Burst模式同步信息或者Non-Burst模式同步信息，并处理成 LP标识或者空包；

所述VIDEO数据模块将所述RGB视频信号中的视频数据转换为 VIDEO数据；

所述VIDEO缓存模块用于缓存所述VIDEO数据；

所述COMMAND数据模块用于将输入的RGB视频信号和开屏指 令转换为COMMAND数据；

COMMAND缓存模块用于将缓存所述COMMAND数据；

MIPI组包分配模块用于将所述同步信号产生帧/行开始和结束标 识同步短包、LP标识或者空包和VIDEO数据组成MIPI数据长包发 送至HS传输模块，并将缓存的COMMAND数据根据MIPI DCS协议 组成MIPI数据长包然后根据所述配置参数分别发送至所述HS传输模 块和LPDT缓存模块；

所述HS传输模块用于将接收MIPI数据长包转换为MIPI串行数 据，并根据所述配置参数的传输时序生成MIPI HS时钟信号和MIPI  HS数据信号；

所述HS信号产生模块用于接收所述MIPI HS时钟信号和MIPI  HS数据信号并根据所述配置参数中的传输时序分别输出HS状态下的 MIPI HS时钟信号和MIPI HS数据信号以及LP状态下的LP电平信号；

所述LPDT缓存模块用于缓存所接收的MIPI数据包；

所述LPDT传输模块用于将所述缓存的MIPI数据包转换成标准 MIPI LPDT数据信号并输出；

所述MIPI信号输出模块用于根据所述配置参数中的传输时序向 MIPI模组输出所接收的所述HS状态下的MIPI HS时钟信号和MIPI  HS数据信号或者所述MIPI LPDT数据信号。

进一步地，所述MIPI控制模块与上层通过以太网、USB或者串 口方式连接。

本发明的有益效果在于：

(1)本发明可同时实现MIPI信号的VIDEO和COMMAND显示 方式，遵从于MIPI DSI、DCS、DPHY协议。

(2)本发明所实现的VIDEO和COMMAND方式均可以在HS 状态下以数据流形式发送给MIPI模组，并且，COMMAND方式也可 以在LP状态下以LPDT传输模式发送给MIPI模组。

(3)本发明适用于不同分辨率、尺寸、不同RGB颜色特性、不 同MIPI传输率的MIPI模组，可应用于1～4LANE的MIPI模组。适用 于不同VIDEO显示方式(Burst和Non-burst)、不同COMMAND显 示方式(分行方式、分段方式、全帧方式)的MIPI模组，且信号传 输可靠无错误。

(4)本发明所需的相关操作配置(如MIPI模组配置指令、RGB 配置参数、VIDEO方式、COMMAND方式配置参数等、视频传输方 式)均可由上层软件配置，从而使操作简便、快捷，当配置完成后再 无需人工控制。

(5)本发明可通过用FPGA芯片来实现所述功能；FPGA是市场 常见芯片，本发明不仅工作稳定可靠、实现容易，而且实现成本较低， 避免了因使用外接桥接芯片的技术方案而导致的设计、使用复杂、稳 定性差、设计成本高等问题。

附图说明

图1为本发明基于FPGA实现MIPI信号的VIDEO和COMMAND 功能的装置的电路方框图；

图2为本发明基于FPGA实现MIPI信号的VIDEO和COMMAND 功能的方法的流程图。

图3为VIDEO视频数据在HSDT传输方式下的两种消隐模式的 传输方式。

图中：MIPI控制模块1，RGB转换模块2，VIDEO同步模块3， VIDEO消隐控制模块4，VIDEO数据模块5，VIDEO缓存模块6， COMMAND数据模块7，COMMAND缓存模块8，MIPI组包分配模 块9，HS传输模块10，HS信号产生模块11，LPDT缓存模块12，LPDT 传输模块13，MIPI信号输出模块14，MIPI模组15。

具体实施方式

以下结合附图和具体实施例对本发明作进一步的详细描述。

如图1所示，本发明所提供的基于FPGA实现MIPI信号的VIDEO 和COMMAND功能的装置，包括MIPI控制模块1、RGB转换模块2、 VIDEO同步模块3、VIDEO消隐控制模块4、VIDEO数据模块5、 VIDEO缓存模块6、COMMAND数据模块7、COMMAND缓存模块8、 MIPI组包分配模块9、HS传输模块10、HS信号产生模块11、LPDT 缓存模块12、LPDT传输模块13和MIPI信号输出模块14。

MIPI控制模块1分别与RGB转换模块2、VIDEO同步模块3、 VIDEO消隐控制模块4、MIPI组包分配模块9、HS传输模块10、HS 信号产生模块11和MIPI信号输出模块14连接，RGB转换模块2分 别与VIDEO同步模块3、VIDEO数据模块5、COMMAND数据模块 7连接，VIDEO同步模块3通过VIDEO消隐控制模块4与MIPI组包 分配模块9连接，VIDEO数据模块5通过VIDEO缓存模块6与MIPI 组包分配模块9连接，COMMAND数据模块7通过COMMAND缓存 模块8与MIPI组包分配模块9连接，MIPI组包分配模块9分别与HS 传输模块10和LPDT缓存模块12连接，HS传输模块10通过HS信 号产生模块11与MIPI信号输出模块14连接，LPDT缓存模块12通 过LPDT传输模块13与MIPI信号输出模块14连接，MIPI信号输出 模块14与MIPI模组11连接。

MIPI控制模块1用于根据上层配置控制信号产生配置参数并传送 至RGB转换模块2、VIDEO同步模块3、VIDEO消隐控制模块4、 MIPI组包分配模块9、HS传输模块10、HS信号产生模块11和MIPI 信号输出模块14。

RGB转换模块2用于将输入的视频传输信号转换为RGB视频信 号。

VIDEO同步模块3用于根据RGB视频信号中的同步信号产生帧/ 行开始和结束标识同步短包。

VIDEO消隐控制模块4用于根据同步信号中的消隐模式信号产生 Burst模式同步信息或者Non-Burst模式同步信息，并处理成LP标识 或者空包。

VIDEO数据模块5将RGB视频信号中的视频数据转换为VIDEO 数据。

VIDEO缓存模块6用于缓存VIDEO数据。

COMMAND数据模块7用于将输入的RGB视频信号和开屏指令 转换为COMMAND数据。

COMMAND缓存模块8用于将缓存COMMAND数据。

MIPI组包分配模块9用于将同步信号产生帧/行开始和结束标识 同步短包、LP标识或者空包和VIDEO数据组成MIPI数据长包发送 至HS传输模块10，并将缓存的COMMAND数据根据MIPI DCS协 议组成MIPI数据长包然后根据配置参数分别发送至HS传输模块10 和LPDT缓存模块12。

HS传输模块10用于将接收MIPI数据长包转换为MIPI串行数据， 并根据配置参数的传输时序生成MIPI HS时钟信号和MIPI HS数据信 号。

HS信号产生模块11用于接收MIPI HS时钟信号和MIPI HS数据 信号并根据配置参数中的传输时序分别输出HS状态下的MIPI HS时 钟信号和MIPI HS数据信号以及LP状态下的LP电平信号。

LPDT缓存模块12用于缓存所接收的MIPI数据包。

LPDT传输模块13用于将缓存的MIPI数据包转换成标准MIPI  LPDT数据信号并输出。

MIPI信号输出模块14用于根据配置参数中的传输时序向MIPI 模组15输出所接收的HS状态下的MIPI HS时钟信号和MIPI HS数 据信号或者MIPI LPDT数据信号。

如图2所示，根据上述装置实现基于FPGA实现MIPI信号的 VIDEO和COMMAND功能的方法的具体步骤包括：

1)上层(可以是MCU、PC、或其他控制设备)首先设置好配置 信息，并通过以太网、串口、USB等常用接口将上层配置控制信号发 送给MIPI控制模块1。MIPI控制模块1再将其配置信息还原成各个 配置参数和指令送给其他相关模块。这些配置参数包括VIDEO或者 COMMAND显示方式、MIPI模组开屏指令、RGB颜色位宽、RGB分 量顺序、模组数据LANE数、COMMAND传输方式、信号传输时序、 传输速率、输出电气参数等。

2)MIPI控制模块1将模组开屏指令送入COMMAND数据模块7 将其转换成COMMAND数据并送入MIPI组包分配模块9组包为MIPI 数据包，再将MIPI数据包送入LPDT缓存模块12缓存、然后经过LPDT 传输模块13转换为LPDT数据信号再通过MIPI信号输出模块14输 出至MIPI模组15完成开屏步骤。

3)MIPI控制模块1启动RGB转换模块2接收视频传输信号，视 频传输信号包括但不限于LVDS视频信号，RGB转换模块2将接收的 视频传输信号转换为RGB视频信号。

4)MIPI控制模块1根据配置参数中的VIDEO或者COMMAND 显示方式启动VIDEO同步模块3、VIDEO消隐控制模块4、VIDEO 数据模块5、VIDEO缓存模块6、COMMAND数据模块7、COMMAND 缓存模块8。

5)当配置参数中为VIDEO显示方式时，VIDEO同步模块3和 VIDEO消隐控制模块4将RGB视频信号中的同步信号取出，根据同 步信号完成VIDEO传输配置。具体步骤包括：

5.1)VIDEO同步模块3取出RGB视频信号的同步信号中的帧同 步信号和行同步信号，VIDEO同步模块3根据MIPI DSI协议和MIPI 控制模块1的配置参数中的VIDEO方式配置信息，对同步信号中的 帧同步信号(VSYNC)行同步信号(HSYNC、DE)，捕捉它们的同步 信号起始位置或结束位置，并计算各自同步信号的脉宽有效区间的长 度，并将这两个信息VIDEO消隐控制模块4。

5.2)VIDEO消隐控制模块4根据MIPI控制模块1的配置参数中 的VIDEO方式配置的消隐模式信号产生Burst模式同步信息或者 Non-Burst模式同步信息，将帧或行的脉宽期、或数据(DE)间的消 隐期处理成相应的LP标识或者空包，如图3所示。

5.3)当VIDEO消隐控制模块4收到VIDEO同步模块3送来的行 同步或帧同步的起始位置或结束位置时则根据MIPI DSI协议规定产 生MIPI帧/行开始或结束标识的同步信息送给MIPI组包分配模块9。 MIPI组包分配模块9再将帧/行同步信息处理成MIPI短包并根据 LANE数设置，分配到各个数据LANE上送出到后续模块处理成MIPI 信号发给MIPI模组15。

5.4)VIDEO消隐控制模块4将LP标识或者空包发给MIPI组包 分配模块9，MIPI组包分配模块9再根据空包标识处理成MIPI空包 并同时发到所有数据LANE上再送入后续模块转成相应MIPI信号， 若是LP标识则告知后续模块转入LP状态。

6)VIDEO数据模块5根据VIDEO传输配置，将所述RGB视频 信号中的视频数据转换为VIDEO数据然后缓存。

在VIDEO同步模块3和VIDEO消隐控制模块4处理RGB同步 信号时，VIDEO数据模块5则当RGB数据到来时将其转成MIPI组包 所需的字节数据，并根据MIPI控制模块1的配置参数中的RGB颜色 位宽(6、8、10、12、16bit)、RGB分量顺序对RGB数据进行拆分和 重排，之后送入VIDEO缓存模块6缓存。

7)将VIDEO缓存模块6缓存的VIDEO数据组成MIPI数据长包。

在MIPI组包分配模块9对同步包和空包处理完后则从VIDEO缓 存模块6中读取MIPI字节数据组成MIPI数据长包并分配到各个数据 LANE上，再送入后续模块输出成MIPI信号。为保证VIDEO方式的 数据流传输连续性，VIDEO数据模块5、VIDEO缓存模块6、MIPI 组包分配模块9采用乒乓操作方式来同时读/写每行被处理的RGB数 据。

完成后转步骤10)。

8)当配置控制参数中为COMMAND显示方式，将RGB转换模 块2输出的RGB视频信号转换为COMMAND数据后缓存。具体步骤 包括：

8.1)COMMAND数据模块7将RGB视频信号中一帧图像的第一 行图像数据转换为COMMAND数据后输出至COMMAND缓存模块8 缓存，并根据MIPI DCS协议在缓存的第一行COMMAND数据的第 一个数据位置上内填入DCS命令2C。

8.2)COMMAND数据模块7依次将所述RGB视频信号中的下一 行图像数据转换为COMMAND数据后缓存，并根据MIPI DCS协议 在缓存的每一行COMMAND数据内填入DCS命令3C。

9)MIPI组包分配模块9依次读取COMMAND缓存模块8中缓 存的一行COMMAND数据将其组成MIPI数据长包。

MIPI组包分配模块9组成MIPI数据长包的过程中，根据RGB 分量顺序配置参数调整每个视频数据的R、G、B分量的前后位 置。MIPI组包分配模块9根据所述RGB颜色位宽配置参数对色阶 为12bit、16bit的视频数据的RGB分量拆分成两个高低字节依次 填入。

10)当MIPI控制模块1从上层接收的配置参数中的信号传输时 序为HSDT传输模式时，MIPI控制模块1则启动MIPI组包分配模块 9、HS传输模块10、HS信号产生模块11和MIPI信号输出模块14 进行相关操作。

由于FPGA工作时，前续模块会有延时，故MIPI组包分配模块9 在当前行组包完成后若下一行数据尚未到来时则自动插入MIPI空包 以维持HSDT的传输速率，故在一帧数据输出时MIPI组包分配模块9 都在工作，而后续的HS传输模块10、HS信号产生模块11则将这些 数据和空包以HSDT数据流不间断的发送给MIPI模组15，直到所有 帧数据全部传输完成。

具体步骤包括：

10.1)HS传输模块10将接收MIPI数据长包转换为MIPI串行数 据，并根据配置参数的传输时序生成MIPI HS时钟信号和MIPI HS数 据信号，然后HS方式信号产生模块7将MIPI HS时钟信号和MIPI HS 数据信号输出至MIPI信号输出模块14。

10.2)HS信号产生模块11根据配置参数中的传输时序分别输出 HS状态下的MIPI HS时钟信号和MIPI HS数据信号以及LP状态下的 LP电平信号。根据MIPI DPHY协议，HS信号产生模块11根据传输 时序产生HS状态的传输控制，当传输MIPI HS数据信号则进入HSDT 传输，当未收到数据时则输出信号进入LP电平信号状态。LP电平信 号状态即输出为LVCOMS电平的LP电平信号状态(LP11-02-00)。

11)当MIPI控制模块1从上层接收的配置参数中的信号传输时 序为LPDT传输模式时，MIPI控制模块1则启动MIPI组包分配模块 9、LPDT缓存模块12、LPDT传输模块13和MIPI信号输出模块14 进行相关操作。具体步骤包括：

11.1)MIPI组包分配模块9依次读取COMMAND缓存模块8中 缓存的一行COMMAND数据将其组成MIPI数据长包，并将MIPI数 据长包送给LPDT缓存模块12缓存。

11.2)在LPDT缓存模块12缓存完成后则等待若干时间，当达到 发送间隔时间后启动LPDT传输模块13操作。

11.3)LPDT传输模块13在启动后根据MIPI DPHY协议规定， 将LPDT缓存模块12中所缓存的MIPI数据长包的每个字节数据顺序 取出并逐一进行并转串操作，以串行方式输出，这些串行比特均根据 MIPI DPHY协议规定的LPDT编码方式转换为MIPI LPDT数据信号 输出至MIPI信号输出模块14，并按MIPI控制模块1中配置参数的传 输速率设置形成相应串行传输速率。

11.4)MIPI信号输出模块14在启动后，根据MIPI控制模块1发 送的配置参数中信号传输时序的控制，将接收的两种传输方式(HSDT 方式和LPDT方式)的MIPI HS时钟信号和MIPI HS数据信号以及 MIPI LPDT数据信号根据MIPI DHPY协议整合在一起，形成标准的 MIPI传输信号发送至MIPI模组15显示。

12)检查是否有新的图像输入，没有输入则暂停操作，有输入则 重复步骤4)～11)。本发明的各个模块当一幅图像的当前帧数据传输 给模组后均暂停工作，直到下一幅图像的新的一帧的起始到来时再重 新将该图像的此帧数据再次发送给MIPI模组15。

以上仅是本发明的优选实施方式，应当指出，对于本技术领域的 普通技术人员来说，在不脱离本发明原理的前提下，还可以设计出若 干改进，这些改进也应视为本发明的保护范围。

本说明书未作详细描述的内容属于本领域专业技术人员公知的 现有技术。