D/A转换器的控制方法和D/A转换器、A/D转换器的控制方法和A/D转换器

摘要

本发明涉及一种D/A转换器的控制方法和D/A转换器、A/D转换器的控制方法和A/D转换器，其不使用自举电路等大规模电路就能够抑制既存的n次谐波。本发明的D/A转换器(10)是能够抑制模拟输出信号的既存的n次谐波(n为2以上的整数)的产生的D/A转换器(10)。具备将输入的数字信号转换为模拟信号的D/A转换部(11)、任意地控制该D/A转换部(11)的采样阶段和积分阶段的定时的控制部(12)。D/A转换部(11)构成为产生任意的n次谐波，使任意的n次谐波与具有既存的n次谐波的模拟输出信号重叠。

说明书

技术领域

本发明涉及一种D/A转换器的控制方法和D/A转换器、A/D转换器的控制 方法和A/D转换器，更详细地说涉及将数字输入信号转换为模拟输出信号的 D/A转换器的控制方法和D/A转换器、将模拟输入信号转换为数字输出信号 的A/D转换器的控制方法和A/D转换器。

背景技术

一般，在音频领域中使用的数字/模拟转换器(D/A转换器)中，对失真的 要求严格，模拟输出信号的很少的转换误差就会造成特性恶化。

在这种数字/模拟转换器中，与数字输入信号的信号水平相应地对电容元 件充电，运算放大器与该电容元件的充电电压相应地输出模拟输出信号。在 具有这样的结构的数字/模拟转换器中，为了实现低失真，构成为在电容元件 和运算放大器的连接时，将数字输入信号的输入端子和电容元件之间与运算 放大器的输出端子连接起来，例如在专利文献1中被公开。

另外，现在，在对D/A转换器的低失真的要求逐渐增强的状况下，作为 用于实现D/A转换器的低失真的普通方法，例如能够列举向MOS开关的控制 部添加自举电路来抑制因MOS开关的导通电阻的非线性而产生的失真(n次 谐波)的方法。

例如，专利文献2所记载的技术涉及一种电子电路中的低失真采样和保 持电路，因此在该专利文献2中，公开了以下内容：包含开关，该开关具备 连接在输入节点V_IN和输出节点V_OUT之间的电流路径，电容器与输出节点 V_OUT连接，在多个器件中包含连接在输入节点V_IN和供给电压节点V_DD之间的 电流路径，例如在第一开关的控制端子和多个器件的控制端子之间连接包含 自举/电容器那样的自举电路。

专利文献1：特开平11-55121号公报(专利第3852721号)

专利文献2：特开2002-43908号公报

发明内容

发明要解决的问题

但是，在上述的专利文献1所记载的技术中，存在以下的问题，即，由 于构成将电容元件和输出端子连接起来的开关的MOS晶体管的导通电阻值 变动而瞬态特性变化，由此失真特性劣化。

另外，上述专利文献2是通过减少系统的非线性来抑制既存的n次谐波的 方法，但存在为了抑制既存的n次谐波而需要自举电路等大规模电路的问题。

本发明就是鉴于这样的问题而提出的，其目的在于提供一种不使用自举 电路等大规模电路就能够抑制既存的n次谐波的D/A转换器的控制方法和 D/A转换器、以及A/D转换器的控制方法和A/D转换器。

用于解决问题的方案

根据本发明的一个形式，以以下的事项作为特征。

(1)在能够抑制模拟输出信号的既存的n次谐波(n为2以上的整数)的产生 的D/A转换器的控制方法中，包括以下步骤：产生任意的n次谐波；使上述任 意的n次谐波与具有上述既存的n次谐波的模拟输出信号重叠。

(2)在(1)中，上述任意的n次谐波与上述既存的n次谐波的相位相反。

(3)在(1)或(2)中，通过控制在上述模拟输出信号中出现的开关噪声来产 生上述任意的n次谐波。

(4)在(1)或(2)中，通过控制上述模拟输出信号的变化定时来产生上述任 意的n次谐波。

(5)在(1)或(2)中，通过控制上述模拟输出信号的上升沿时间来产生上述 任意的n次谐波。

(6)在(1)或(2)中，通过控制上述D/A转换器的D/A转换部中的用于开始积 分阶段的开关的控制信号的定时来产生上述任意的n次谐波。

(7)在(1)或(2)中，通过控制上述D/A转换器的D/A转换部中的用于开始积 分阶段的开关的控制信号的上升沿时间来产生上述任意的n次谐波。

(8)在(1)或(2)中，上述D/A转换器的D/A转换部中的用于开始积分阶段的 开关是CMOS开关，控制PMOS和NMOS的至少一方的控制信号的定时。

(9)在能够抑制模拟输出信号的既存的n次谐波(n为2以上的整数)的产生 的D/A转换器中，具备将输入的数字信号转换为模拟信号的D/A转换部，该 D/A转换部产生任意的n次谐波，并使上述任意的n次谐波与具有上述既存的n 次谐波的模拟输出信号重叠。

(10)在(9)中，上述任意的n次谐波与上述既存的n次谐波的相位相反。

(11)在(9)或(10)中，上述D/A转换部具备：积分电容；用于开始积分阶段 的开关；运算放大器，其在上述积分阶段中能够通过上述积分电容将该运算 放大器的输出端子和反转输入端子连接起来；以及控制部，其任意地控制上 述D/A转换部的积分阶段的定时。

(12)在(11)中，上述控制部使上述开关的控制信号的定时可变。

(13)在(11)中，上述控制部使上述开关的控制信号的上升沿时间可变。

(14)在(11)中，上述开关是CMOS开关，上述控制部使PMOS和NMOS的 至少一方的导通定时可变。

(15)一种D/A转换器，其具备：D/A转换部，其具备运算放大器以及反馈 开关，该反馈开关包含PMOS晶体管和与上述PMOS晶体管并联连接的 NMOS晶体管且设置在上述运算放大器的反馈部；以及控制部，其使上述 PMOS晶体管和NMOS晶体管的至少一方的导通定时可变。

(16)在(15)中，上述控制部使上述PMOS晶体管的导通定时与上述NMOS 晶体管的导通定时任意地错开。

(17)在能够抑制数字输出信号的既存的n次谐波(n为2以上的整数)的产 生的A/D转换器的控制方法中，包括以下步骤：产生任意的n次谐波；使上述 任意的n次谐波与具有上述既存的n次谐波的数字输出信号重叠。

(18)在(17)中，上述任意的n次谐波与上述既存的n次谐波的相位相反。

(19)在能够抑制上述数字输出信号的既存的n次谐波(n为2以上的整数) 的产生的A/D转换器中，具备将输入的模拟信号转换为数字信号的A/D转换 部，该A/D转换部产生任意的n次谐波，并使上述任意的n次谐波与具有上述 既存的n次谐波的数字输出信号重叠。

(20)上述任意的n次谐波与上述既存的n次谐波的相位相反。

发明的效果

根据本发明的一个形式，具备将输入的数字信号转换为模拟信号的D/A 转换部，该D/A转换部产生任意的n次谐波，使任意的n次谐波与具有既存的n 次谐波的模拟输出信号重叠，因此能够实现不使用自举电路等大规模电路就 能够抑制既存的n次谐波的D/A转换器的控制方法和D/A转换器。

另外，具备将输入的模拟信号转换为数字信号的A/D转换部，该A/D转 换部产生任意的n次谐波，使任意的n次谐波与具有既存的n次谐波的数字输 出信号重叠，因此能够实现不使用自举电路等大规模电路就能够抑制既存的 n次谐波的A/D转换器的控制方法和A/D转换器。

附图说明

图1是用于说明本发明的D/A转换器的实施方式的框图。

图2是用于说明本发明的D/A转换器的其他实施方式的框图。

图3是用于说明图1所示的D/A转换器的D/A转换部的电路结构图。

图4是用于说明图3所示的D/A转换部的采样阶段的电路结构图。

图5是用于说明图3所示的D/A转换部的积分阶段的电路结构图。

图6的(a)～(d)是表示图4和图5所示的采样阶段和积分阶段中的开关时序 和输出波形的图。

图7的(a)～(C-2)是表示模拟输出信号的输出波形和n次谐波之间的关系 的图。

图8是用于说明图1所示的D/A转换器的D/A转换部的电路结构图。

图9是用于说明控制图8所示的D/A转换部的反馈开关的控制信号的接通 定时的控制电路的电路结构图。

图10是用于说明图9所示的控制电路的可变电阻的电路结构图。

图11的(a)～(e)是表示采样阶段和积分阶段中的开关时序和输出波形的 图。

图12是用于说明A/D转换器的A/D转换部的电路结构图。

图13是用于说明图12所示的A/D转换部的采样阶段的电路结构图。

图14是用于说明图12所示的A/D转换部的积分阶段的电路结构图。

图15的(a)～(f)是表示图13和图14所示的采样阶段和积分阶段中的开关时 序和输出波形的图。

具体实施方式

在以下的详细说明中，对许多特定的细节部分进行记载以提供对本发明 的实施方式的完全理解。但是，即使没有该特定的细节部分当然也能够实施 一个以上的实施方式。除此以外，为了简化附图，还用简图示出了公知的构 造和装置。

以下，参照附图说明本发明的实施方式。

图1是用于说明本发明的D/A转换器的实施方式的框图。

图中的符号10表示D/A转换器，11表示D/A转换部(DAC)，12表示控制部。

本实施方式的D/A转换器10是能够抑制模拟输出信号的既存的n次谐波 (n为2以上的整数)的产生的D/A转换器10。

具备：D/A转换部11，其将输入的数字信号转换为模拟信号；以及控制 部12，其任意地控制该D/A转换部11的采样阶段和积分阶段的定时。D/A转 换部11构成为产生任意的n次谐波，使任意的n次谐波与具有既存的n次谐波 的模拟输出信号重叠。

即，包含控制对象的D/A转换部11将输入的数字信号转换为模拟信号。 另外，控制部12任意地控制D/A转换部11的采样阶段和积分阶段的定时。控 制部12构成为任意地控制积分阶段的定时使得D/A转换部11的模拟输出信号 成为目标值、或使得模拟输出信号与目标值之间的差变小。在此，目标值例 如是指D/A转换器设为目标的失真特性的值。

此外，也可以代替在控制部12中比较模拟输出信号和目标值，而通过外 部的测定装置监视D/A转换器10的模拟输出信号的失真特性，控制积分阶段 的定时使得失真特性变得更好。另外，优选控制部12是时钟发生器。

另外，任意的n次谐波与既存的n次谐波的相位相反。另外，通过控制开 关噪声来产生任意的n次谐波。另外，通过控制模拟输出信号的变化定时来 产生任意的n次谐波。另外，通过控制模拟输出信号的上升沿时间来产生任 意的n次谐波。

图2是用于说明本发明的D/A转换器的其他实施方式的框图。

图2所示的D/A转换器与图1所示的D/A转换器相比，在具备检测部13这 一点上不同。此外，对具有与图1所示的D/A转换器相同的功能的构成要素附 加相同的符号。

检测部13检测D/A转换部11的模拟信号。控制部12构成为任意地控制积 分阶段的定时，使得通过该检测部13检测出的模拟信号成为目标值。

图3是用于说明图1所示的D/A转换器的D/A转换部的电路结构图。

图中的符号20表示运算放大器(OP放大器)，21a表示第一采样开关，21b 表示第二采样开关，22a表示反馈开关(FBSW)，22b表示总和节点开关 (SNSW)，23表示积分电容(Ci)，24表示采样电容(Cs)。

本实施方式的D/A转换部11具备：运算放大器20，其输出端子和反转输 入端子被积分电容23连接起来而非反转输入端子与基准电压(VCOM)连接； 与该运算放大器20的反转输入端子连接的第一采样开关21a、采样电容24和 总和节点开关22b；反馈开关22a，其同运算放大器20的输出端子以及第一采 样开关21a与采样电容24之间连接；以及第二采样开关21b，其连接在采样电 容24与总和节点开关22b之间。

即，D/A转换部11具备积分电容Ci(23)、用于开始积分阶段的反馈开关 22a、能够用积分电容Ci(23)将输出端子和反转输入端子连接起来的运算放大 器20。

另外，控制部12对分别输入到D/A转换部11的第一采样开关21a、第二采 样开关21b、反馈开关22a、总和节点开关22b的控制信号的定时进行控制。

另外，控制部12使D/A转换部11的反馈开关22a的控制信号的定时可变。 另外，控制部12使反馈开关22a的控制信号的上升沿时间可变。

另外，反馈开关22a可以是PMOS或NMOS开关，控制部12通过使控制信 号的定时可变或者使控制信号的上升沿时间可变，而使PMOS或NMOS开关 的导通定时可变。

另外，反馈开关22a也可以是CMOS开关，控制部12通过使控制信号的定 时可变或者使控制信号的上升沿时间可变，而使CMOS开关的PMOS和 NMOS的至少一方的导通定时可变。

另外，本实施方式的D/A转换器10具备D/A转换部11，其具备运算放大 器20、包含PMOS晶体管和与该PMOS晶体管并联连接的NMOS晶体管并设 置在运算放大器20的反馈部的反馈开关22a；控制部12，其使PMOS晶体管和 NMOS晶体管的至少一方的导通定时可变。

另外，控制部12进行控制使得PMOS晶体管的导通定时和NMOS晶体管 的导通定时任意地错开。

图4是用于说明图3所示的D/A转换部11的采样阶段的电路结构图。

在图4中，在采样阶段(Sampling Phase)中，第一采样开关21a和第二采样 开关21b接通(ON)，反馈开关(FBSW)22a和总和节点开关(SNSW)22b断开 (OFF)。在这样的状态下，对采样电容(Cs)24充入输入电压Vin。在此，输入 电压Vin是基准电压VDD或VSS或其中间电压，是与数字输入信号相应地决 定的电压。

图5是用于说明图3所示的D/A转换部11的积分阶段的电路结构图。

在图5中，在积分阶段(Integral Phase)中，第一采样开关21a和第二采样 开关21b断开(OFF)，反馈开关(FBSW)22a和总和节点开关(SNSW)22b接通 (ON)。在这样的状态下，将对采样电容(Cs)24充入的电荷转送输出到积分电 容(Ci)23。

图6的(a)～(d)是表示图4和图5所示的采样阶段和积分阶段中的开关时序 和输出波形的图。

图6的(a)是表示图4的第一采样开关21a和第二采样开关21b的开关时序 的图。图6的(b)是表示总和节点开关22b的开关时序的图。图6的(c)是表示反 馈开关22a的开关时序的图。图6的(d)是表示正满度值输出时的模拟输出信号 Vout的图。

在采样阶段时，图6的(a)的采样开关21a、21b为接通状态，图6的(b)、(c) 的总和节点开关22b、反馈开关22a为断开状态(图4的状态)。另外，在积分阶 段时，图6的(a)的采样开关21a、21b为断开状态，图6的(b)、(c)的总和节点 开关22b、反馈开关22a为导通状态(图5的状态)。

另外，模拟输出信号Vout的输出波形在成为积分阶段的开始定时的图6 的(c)的反馈开关22a接通的定时发生变化。通过控制该接通定时，能够使任 意的n次谐波与包含既存的n次谐波的模拟输出信号重叠。

能够在控制部12中控制接通定时。不需要进行依存于模拟输出信号的动 作点的控制，因此能够通过小规模的电路实现该来自控制部12的控制信号。 以下说明其理由。

首先，能够产生依存于模拟输出信号的动作点的新的波形来产生n次谐 波。

例如，能够一边依存于动作点一边改变成为积分阶段的开始定时的反馈 开关22a的接通定时来产生新的波形。

在此，反馈开关22a例如由PMOS、NMOS或CMOS构成，模拟输出信号 成为反馈开关22a的漏电压。其结果是即使反馈开关22a的控制信号不依存于 模拟输出信号的动作点，超过反馈开关22a的阈值电压的定时也依存于动作 点而能够产生n次谐波。

另外，为了产生任意的n次谐波，通过控制反馈开关22a的控制信号的定 时，包络线波形为n次谐波的图6的(d)Vout(情况1-1)的斜线部分、或图6的 (d)Vout(情况1-2)的斜线部分、或图6的(d)Vout(情况2-1)的斜线部分、或图6 的(d)Vout(情况2-2)的斜线部分的形状变化。

或者，通过控制控制信号的上升沿时间，包络线波形为n次谐波的图6的 (d)Vout(情况1-1)的斜线部分、或图6的(d)Vout(情况1-2)的斜线部分、或图6 的(d)Vout(情况3-1)的斜线部分、或图6的(d)Vout(情况3-2)的斜线部分的形状 变化。

或者，在反馈开关是CMOS开关的情况下，通过控制PMOS和NMOS的 至少一方的导通定时，包络线波形为n次谐波的图6的(d)Vout(情况1-1)的斜线 部分、或图6的(d)Vout(情况1-2)的斜线部分、或图6的(d)Vout(情况2-1)的斜 线部分、或图6的(d)Vout(情况2-2)的斜线部分、或图6的(d)Vout(情况3-1)的 斜线部分、或图6的(d)Vout(情况3-2)的斜线部分的形状变化。

在此，图6的(d)Vout(情况1-1)的斜线部分、或图6的(d)Vout(情况1-2)的 斜线部分表示在模拟输出信号中出现的开关噪声的产生量变化的情况。另 外，图的(d)Vout(情况2-1)的斜线部分、或图6的(d)Vout(情况2-2)的斜线部分 表示模拟输出信号的变化定时变化的情况。另外，图6的(d)Vout(情况3-1)的 斜线部分、或图6的(d)Vout(情况3-2)的斜线部分表示模拟输出信号的上升沿 时间变化的情况。

通过这样控制反馈开关的控制信号的定时或控制控制信号的上升沿时 间，能够产生任意的n次谐波。

接着，说明产生任意的n次谐波的方法。

在产生n次谐波时，如果开关为PMOS，则包络线波形成为n次谐波的图6 的(d)Vout(情况1-1)的斜线部分的形状。

为了产生相反相位的包络线波形，通过将开关设为NMOS，包络线波形 成为n次谐波的图6的(d)Vout(情况1-2)的斜线部分的形状。

或者，通过提早反馈开关22a的控制信号的定时，成为包络线波形为n次 谐波的图6的(d)Vout(情况2-1)的斜线部分的形状。

通过延迟反馈开关22a的控制信号的定时，包络线波形成为n次谐波的图 6的(d)Vout(情况2-2)的斜线部分的形状。

或者，在反馈开关是CMOS开关的情况下，通过使PMOS开关的控制信 号的变化定时比NMOS开关的控制信号的变化定时早，包络线波形成为n次 谐波的图6的(d)Vout(情况2-1)的斜线部分的形状。

在反馈开关是CMOS开关的情况下，通过使PMOS开关的控制信号的变 化定时比NMOS开关的控制信号的变化定时晚，包络线波形成为n次谐波的 图6的(d)Vout(情况2-2)的斜线部分的形状。

或者，通过提早开关的上升沿时间(使上升沿的倾斜陡峭)，包络线波形 成为n次谐波的图6的(d)Vout(情况3-1)的斜线部分的形状。

通过延迟开关的上升沿时间(使上升沿的倾斜平缓)，包络线波形成为n 次谐波的图6的(d)Vout(情况3-2)的斜线部分的形状。

图7的(a)～(C-2)是表示模拟输出信号的输出波形和n次谐波之间的关系 的图。

图7的(a)表示包含既存的n次谐波的模拟输出波形，图7的(b-1)表示图6 的(d)Vout(情况1-1)的斜线部分、或图6的(d)Vout(情况2-1)的斜线部分、或图 6的(d)Vout(情况3-1)的斜线部分的形状的包络线波形，图7的(b-2)表示图6的 (d)Vout(情况1-2)的斜线部分、或图6的(d)Vout(情况2-2)的斜线部分、或图6 的(d)Vout(情况3-2)的斜线部分的形状的包络线波形，图7的(c-1)表示图7的(a) 和图7的(b-1)的波形重叠所得的波形，图7的(c-2)表示图7的(a)和图的7(b-2) 的波形重叠所得的波形。

在生成图7的(b-1)或图的7(b-2)所示的任意的n次谐波并与图7的(a)所示 的包含既存的n次谐波的模拟输出信号的输出变形重叠时，如图7的(c-1)或图 7的(c-2)所示那样，成为重叠了任意的n次谐波的模拟输出信号。在此，能够 将任意的n次谐波选择为相对于既存的n次谐波相位相反，因此能够相互抵消 而实现低失真。

如以上说明的那样，本发明是通过新使相反相位的n次谐波与既存的n次 谐波重叠而抵消既存的n次谐波来实现低失真的方法。另外，在该实现方法 中，只要追加小规模的电路即可。

此外，上述实施方式的D/A转换器既可以是单端结构、也可以是全差分 结构。

这样，根据本发明的D/A转换器，具备将输入的数字信号转换为模拟信 号的D/A转换部，该D/A转换部产生任意的n次谐波，使任意的n次谐波与具 有既存的n次谐波的模拟输出信号重叠，因此能够实现不使用自举电路等大 规模电路就能够抑制既存的n次谐波的D/A转换器。

接着，说明本发明的D/A转换器的控制方法。

本发明的D/A转换器的控制方法是能够抑制模拟输出信号的既存的n次 谐波(n为2以上的整数)的产生的D/A转换器10的控制方法。具有：产生任意 的n次谐波的步骤；使任意的n次谐波与具有既存的n次谐波的模拟输出信号 重叠的步骤。

另外，任意的n次谐波与既存的n次谐波相位相反。另外，通过控制开关 噪声来产生任意的n次谐波。另外，通过控制模拟输出信号的变化定时来产 生任意的n次谐波。另外，通过控制模拟输出信号的上升沿时间来产生任意 的n次谐波。

另外，通过控制用于开始积分阶段的开关22a的控制信号的定时来产生 任意的n次谐波。另外，通过控制开关22a的控制信号的上升沿时间来产生任 意的n次谐波。另外，开关22a是CMOS开关，通过控制PMOS和NMOS的至 少一方的控制信号的定时来产生任意的n次谐波。

这样，根据本发明的D/A转换器的控制方法，具有产生任意的n次谐波的 步骤、使上述任意的n次谐波与具有既存的n次谐波的模拟输出信号重叠的步 骤，因此能够实现不使用自举电路等大规模电路就能够抑制既存的n次谐波 的D/A转换器的控制方法。

接着，根据具体的电路说明D/A转换器。

图8是用于说明图1所示的D/A转换器的D/A转换部的电路结构图。

在图8中示出D/A转换部。在图3的D/A转换部中，输入信号向一个采样 电容Cs(24)充入输入电压Vin的电荷，但在图8的D/A转换部中，输入信号向 多个采样电容Cs(在图8中，用24-1～24-4这四个来表现)充入基准电压VDD或 VSS的电荷。在此，改变与VDD或VSS连接的采样电容的个数意味着输入电 压Vin的值变化(在正满度值输入信号时全部的采样电容与VDD连接，在负满 度值输入信号时全部的采样电容与VSS连接。在VCOM输入信号时一半的采 样电容与VDD连接，剩余一半的采样电容与VSS连接)。另外，将反馈开关 22a(在图8中用22a-1～22a-4这四个来表现)设为CMOS。此外，符号32、33表 示可变电阻30的两个端子，34-1～34-7表示反相器。

接着，在图9中示出控制反馈开关的控制信号的接通定时的电路。

图9是用于说明控制图8所示的D/A转换部的反馈开关的控制信号的接通 定时的控制电路的电路结构图。

图9的可变电阻30只要能够按照寄存器等的设定改变电阻值，则结构可 以是任意的。在图10示出其一个例子。

图10是用于说明图9所示的控制电路的可变电阻的电路结构图。

图10的可变电阻电路进行控制使得电路a、b、c的某一个MOS群导通， 由此能够改变电阻值。此外，在图10中，具备电路a、b、c中的至少两个以 上即可。

通过改变图9的可变电阻30的电阻值，节点31的下降沿时间变化，超过 下级反相器的阈值电压的时间变化。由此，反馈开关的PMOS的导通定时变 化。

图11的(a)～(g)是表示采样阶段和积分阶段中的开关时序和输出波形的 图。

例如，假设对图9的可变电阻30使用图10的电路，假定在图10的a的MOS 导通时，在图11的(b)的情况1的定时反馈PMOS开关导通。另外，在图10的b 的MOS导通时，电阻值比a导通时小，因此在图11的(c)的情况2的定时反馈 PMOS开关导通。另外，在图10的c的MOS导通时，在图11的(d)的情况3的定 时反馈PMOS开关导通。

如上述那样，图8的D/A转换部充入VDD或VSS的电荷，但在反馈开关的 PMOS的导通定时，充入了VDD的采样电容将充入了的电荷转送输出到积分 电容(Ci)23。

另一方面，在反馈开关的NMOS的导通定时，充入了VSS的采样电容将 充入了的电荷转送输出到积分电容(Ci)23。

由此，在图11的(b)的情况1的定时PMOS导通时，通过充入了VDD的采 样电容、充入了VSS的采样电容的电荷转送，输出信号成为图11的(e)Vout(情 况1)那样的波形。

另一方面，在图11的(c)的情况2的定时PMOS导通时，充入了VDD的采 样电容的电荷转送先开始，输出信号成为图11的(e)Vout(情况2)那样的波形。

另外，在图11的(d)的情况3的定时PMOS导通时，充入了VSS的采样电容 的电荷转送先开始，输出信号成为图11的(e)Vout(情况3)那样的波形。

接着，详细说明输出波形的变化定时的控制方法。

反馈开关由CMOS构成。另外，输出波形的动作点为反馈开关的源极电 压。即，在正满度值输出时源极电压接近VDD，因此反馈开关导通的定时由 PMOS决定。由此，在CMOS开关中的PMOS的断开→导通的控制信号比 NMOS早时，控制信号比NMOS、PMOS同时时早地接通。相反，在延迟PMOS 的断开→导通的控制信号时，控制信号比NMOS、PMOS同时时晚地导通。

另一方面，在负满度值输出时，反馈开关导通的定时由NMOS决定，因 此导通的定时不变化。

即，通过控制反馈开关的CMOS中的PMOS的导通定时，能够产生任意 的n次谐波而抑制既存的n次谐波。通过提早或延迟PMOS的断开→导通的控 制信号，能够控制n次谐波的相位，另外通过改变提早的时间量或延迟的时 间量，能够控制绝对量。另外，对于实现它的电路，只要追加生成反馈开关 的控制信号的例如图9那样的延迟电路即可。

此外，设为通过改变图9的可变电阻30的电阻值而节点31的下降沿时间 变化的电路结构，但并不限于此。在图9中，也可以设为通过将可变电阻30 设置在PMOS侧而节点31的上升沿时间变化的电路结构，成为减少或增加一 个位于FBSW_PMOS的路径中的反相器的结构。

此外，说明了改变反馈开关的PMOS的导通定时的情况，但也可以改变 反馈开关的NMOS的导通定时。

在该情况下，在图9中，将节点31的下降沿时间变化的电路结构置换为 普通的反相器，并且代替位于FBSW_NMOS的路径中的一个反相器而设置将 可变电阻30设置在PMOS侧的上升沿时间变化的电路。

在NMOS在比PMOS导通的定时早的定时导通时，充入了VSS的采样电 容的电荷转送先开始，另外，在NMOS在比PMOS导通的定时晚的定时导通 时，充入了VDD的采样电容的电荷转送先开始，各个输出信号成为上述那样 的波形。

另外，也能够将该技术拓展到包含采样&保持电路的A/D。

图12是用于说明A/D转换部的电路结构图。

图中的符号40表示运算放大器(OP放大器)，41a表示第一采样开关，41b 表示第二采样开关，42a表示第一积分开关，42b表示第二积分开关，43表示 积分电容(C)，44表示采样电容(Cc)。

图13是用于说明图12所示的A/D转换部的采样阶段的电路结构图。

在图13中，在采样阶段(Sampling Phase)中，第一采样开关41a和第二采 样开关41b接通(ON)，第一积分开关42a和第二积分开关42b断开(OFF)。在这 样的状态下，对采样电容(Cc)44充入Vin。

另外，本发明的A/D转换器的控制方法能够抑制数字输出信号的既存的n 次谐波(n为2以上的整数)的产生，具有产生任意的n次谐波的步骤、使任意的 n次谐波与具有既存的n次谐波的数字输出信号重叠的步骤。另外，任意的n 次谐波与既存的n次谐波相位相反。

另外，本发明的A/D转换器能够抑制数字输出信号的既存的n次谐波(n 为2以上的整数)的产生，具备将输入的模拟信号转换为数字信号的A/D转换 部，该A/D转换部产生任意的n次谐波，使上述任意的n次谐波与具有既存的n 次谐波的数字输出信号重叠。另外，任意的n次谐波与既存的n次谐波相位相 反。

图14是用于说明图12所示的A/D转换部的积分阶段的电路结构图。

在图14中，在积分阶段(Integral Phase)中，第一采样开关41a和第二采样 开关41b断开(OFF)，第一积分开关42a和第二积分开关42b接通(ON)。在这样 的状态下，将对采样电容(Cc)44充入了的电荷转送输出到积分电容(C)43。

图15的(a)～(f)是表示图13和图14所示的采样阶段和积分阶段中的开关时 序、向采样电容(Cc)充入的电荷以及输出波形的图。

图15的(a)是表示图13的第一采样开关41a的开关时序的图。图15的(b)是 表示第二采样开关41b的开关时序的图。图15的(c)是表示第一积分开关42a 的开关时序的图。图15的(d)是表示第二积分开关42b的开关时序的图。图15 的(e)是表示向采样电容(Cc)充入的电荷的图。图15的(f)是表示模拟输出信号 的图。

在采样阶段时，图15的(a)、(b)的采样开关为接通状态，图15的(c)、(d) 为断开状态(图13的状态)。另外，在积分阶段时，图15的(a)、(b)的采样开关 为断开状态，图15的(c)、(d)为接通状态(图14的状态)。

向积分电容转送的电荷量是在图15的(a)的第一采样开关41a断开的采样 阶段的结束定时时向采样电容充入的电荷量。

另外，通过改变第二采样开关41b断开的时间(迁移时间)，能够控制向采 样电容充入的41b的开关噪声量。即，能够控制向积分电容转送的电荷量。 详细的机制如以下这样。

在采样阶段结束时，首先与VCM连接的SW断开，接着模拟信号输入部 的CMOSSW断开。

在此，与VCM连接的SW的电荷充入量每次只偏移固定量，但采样电容 侧的阻抗包含有CMOSSW，阻抗值在模拟信号的动作点变化。

其结果是向采样电容侧的电荷充入量依存于模拟信号而变化，成为失真 成分。

通过调整与VCM连接的SW的断开时间(迁移时间)来控制该电荷充入 量。

图15的(e)的虚线示出通过改变第二采样开关41b断开的时间(迁移时间) 而向采样电容充入的41b的开关噪声量增加的情况。

图15的(f)的虚线示出开关噪声量增加了的结果是向积分电容转送的电 荷量增加而输出电压Vout变化的情况。

其结果是能够使任意的n次谐波与包含既存的n次谐波的模拟信号重叠。

如以上那样，参照特定的实施方式说明了本发明，但并不是要通过这些 说明来限定发明。通过参照本发明的说明，本领域技术人员能够与所公开的 实施方式的各种变形例子一起了解本发明的其他实施方式。因此，应该理解 权利要求书也包含本发明的技术范围和主要内容所包含的这些变形例子或 实施方式。

附图标记说明

10：D/A转换器；11：D/A转换部(DAC)；12：控制部；13：检测部；20、 40：运算放大器(OP放大器)；21a、41a：第一采样开关；21b、41b：第二采 样开关；22a、22a-1～22a-4：反馈开关(FBSW)；22b：总和节点开关(SNSW)； 23：积分电容(Ci)；24、24-1～24-4：采样电容(Cs)；30：可变电阻；31：节 点；32、33：端子；34-1～34-7：反相器；42a：第一积分开关；42b：第二 积分开关；43：积分电容(C)；44：采样电容(Cc)。