非线性失真补偿装置及非线性失真补偿方法

摘要

本发明提供一种消除环回系统的直流偏移影响的非线性失真补偿装置及方法。实施方式的非线性失真补偿装置中，利用延迟校正部(14)延迟RF放大器(2)的输入侧的信号来该信号与RF放大器(2)的输出侧的信号同步。在FFT部(15)将输入侧的信号和输出侧的信号进行傅立叶变换，利用DC切除部(16)除去DC成分之后，在IFFT部(17)对输入侧的信号和输出侧的信号进行逆傅立叶变换，在失真检测部(18)根据除去了DC成分的输入侧的信号和输出侧的信号检测失真成分，在失真补偿部(19)，根据该失真成分补偿RF放大器(2)的输入侧的信号。

说明书

本发明基于日本专利申请2010-061534(申请日为2010年3月17日)，并享受该在先申请的优先权。本申请通过参照该在先申请，包含该在先申请的所有内容。

技术领域

本发明的实施方式涉及非线性失真补偿装置，该非线性失真补偿装置用于对在发送装置的功率放大器中产生的非线性失真进行补偿。

背景技术

众所周知，例如在数字无线通信广播系统的发送装置中使用的、对线性调制波或多个调制波进行放大的功率放大器中，为了抑制不需要的电波(寄生)的辐射来提高功率效率，需要使非线性失真尽量小。因此，在发送装置中，考虑如下的预校正方式的失真补偿方式：通过具备补偿器来抑制该非线性失真，该补偿器检测出因功率放大器的动作温度等而发生变化的非线性失真来进行校正。

在预校正方式的失真补偿方式中，利用与功率放大器不同的其他电路来推定失真，所以推定的精度对补偿的性能造成很大影响。

因此，在失真的推定中，使用作为功率放大器的输入信号的基准信号和将功率放大器的输出环回后的信号。为了推定功率放大器的非线性失真，最好在环回信号中只包含功率放大器的失真成分，但是实际上受到路径中的模拟功率的影响，成为使推定精度劣化的主要原因。尤其是正交调制器、正交解调器、OP放大器、A/D(模拟/数字)转换器的DC(直流)偏移的影响很大。因此，从以往就研究推定环回系统的DC偏移来进行校正的技术。

但是，在上述技术中不能避免推定误差。

发明内容

因此，本发明的目的在于，提供一种消除环回系统的直流偏移的影响而能够适当补偿非线性补偿对象的非线性失真的非线性补偿装置。

本实施方式的非线性失真补偿装置，对处理传送信号的被补偿设备的非线性特性进行补偿，具备：信号处理部，取入上述被补偿设备的输入侧的信号并取入上述被补偿设备的输出侧的信号，在统一为相同的信号形式之后，检测两个信号之间的时间差和相位差，根据所检测出的时间差和相位差，进行两个信号的同步和相位调整；傅立叶变换部，将由该信号处理部进行了同步和相位调整的被补偿设备的输入侧的信号，变换为第一频率轴信号，并将上述被补偿设备的输出侧的信号变换为第二频率轴信号；直流成分除去部，除去由该傅立叶变换部得到的第一及第二频率轴信号中所含的直流成分；逆傅立叶变换部，将由该直流成分除去部除去了直流成分的第一频率轴信号变换为第一时间轴信号，将除去了直流成分的第二频率轴信号变换为第二时间轴信号；失真检测部，根据由该逆傅立叶变换部得到的第一时间轴信号和第二时间轴信号，检测被补偿设备中的失真成分；以及失真补偿部，根据在该失真检测部检测的失真成分求出失真补偿量，并根据该失真补偿量来进行上述被补偿设备的输入侧的信号的失真补偿。

根据上述结构的非线性失真补偿装置，消除了环回系统的直流偏移的影响，能够适当补偿非线性补偿对象的非线性失真。

附图说明

图1是示出应用了一实施方式的非线性失真补偿装置的发送装置的结构的框图。

图2是示出上述图1所示的查找表的一例的图。

图3是示出上述图1所示的DC切除部的具体结构的框图。

图4是为了说明在一实施方式中存在DC成分的状态而示出的频率特性图。

图5是示出一实施方式的控制部的控制处理步骤的流程图。

具体实施方式

下面，参照附图，对实施方式的非线性失真补偿装置进行说明。

图1示出应用了一实施方式的非线性失真补偿装置的发送装置的结构，向该发送装置输入的数字基带信号IBB、QBB经由本发明的非线性补偿器1被正交调制而进行频率变换，在RF(射频)放大器2中被功率放大之后，作为发送信号从天线3发送。RF放大器2的输出由分配器4进行部分分配，并供给到非线性补偿器1。非线性补偿器1比较RF放大器2的输入信号和输出信号，来求出输出信号的非线性特性，并进行补偿以使该特性成为允许范围。

分配器4的输出信号被解调部(QDEM)11正交解调，成为复数形式的环回信号I、Q。这些环回信号I、Q分别被模数转换器(ADC)121、122变换为数字环回信号yI、yQ之后，供给到延迟推定部13。

延迟推定部13通过对数字环回信号yI、yQ和成为输入到非线性补偿器1的数字基带信号IBB、QBB的基准信号xI、xQ进行复数运算，取两者的复数相关，根据该相关输出中的峰值位置来求出延迟时间，将该延迟时间输出到延迟校正部14。延迟校正部14以由延迟推定部13求出的延迟时间使基准信号xI、xQ延迟，使基准信号xI、xQ与数字环回信号yI、yQ同步地输出到FFT(快速傅立叶变换)部15。

FFT部15中被输入数字环回信号yI、yQ。并且，FFT部15对基准信号xI、xQ和数字环回信号yI、yQ实施FFT处理，从时间轴信号变换为频率轴信号XI、XQ、YI、YQ之后输出到DC切除部16。

该DC切除部16从FFT部15所输出的频率轴信号XI、XQ、YI、YQ切除预先在频率轴上确定的点上存在的DC成分，在此，切除了DC成分的频率轴信号XI’、XQ’、YI’、YQ’被供给到IFFT部17。

IFFT部17将所输入的频率轴信号XI’、XQ’、YI’、YQ’变换回时间轴信号xI’、xQ’、yI’、yQ’之后，输出到失真检测部18。

在上述失真检测部18中，求出数字环回信号xI’、xQ’和基准信号yI’、yQ’之间的振幅误差ΔR和相位误差Δθ。在此得到的振幅误差ΔR和相位误差Δθ被供给失真补偿部19。在该失真补偿部19中，对来自失真检测部8的振幅误差ΔR和相位误差Δθ分别进行区间积分，将积分结果作为失真补偿量R4、θ4，与输入数字基带信号IBB、QBB的振幅电平相对应地登记到查找表20上。该查找表20的一例示于图2。图2示出保存在查找表20中的补偿量R、θ的特性图。

查找表20在初始设定时，取入输入到非线性补偿器1中的数字基带信号IBB、QBB的振幅电平(INPUT)数据，将来自失真补偿部19的失真补偿量R4、θ4与振幅电平(INPUT)相对应地存储。上述数字基带信号IBB、QBB的振幅电平(INPUT)由调整者例如从5[dB]到-35[dB]每1[dB]地进行变更后输入到非线性补偿器1中。在此，当振幅电平(INPUT)为0[dB]的数字基带信号IBB、QBB输入到非线性补偿器1中时，失真补偿部19将在失真检测部18得到的振幅误差3[dB]和相位误差-7.5°存储到查找表20中。因此，当振幅电平(INPUT)为-1[dB]的数字基带信号IBB、QBB输入到非线性补偿器1中时，失真补偿部19将在失真检测部18得到的振幅误差-6[dB]和相位误差1°予以保持，求出从振幅电平0[dB]到振幅电平-1[dB]对振幅误差及相位误差进行了区间积分所得到的失真补偿量R4、θ4，并存储到查找表20中。

另一方面，数字基带信号IBB、QBB被供给到数字前置补偿器21。在该数字前置补偿器21中，在运行时，从查找表20读取与数字基带信号IBB、QBB的振幅电平(INPUT)相对应的失真补偿量R4、θ4，将该失真补偿量R4、θ4与数字基带信号IBB、QBB的振幅R1、相位θ1相加，由此补偿非线性特性(AM-AM/PM)。该补偿结果在数模转换器(DAC)221、222中变换为模拟信号之后，供给到调制部(QMOD)23。

在上述调制部23，对数字前置补偿器21的输出进行正交调制之后，作为进行了失真补偿的模拟信号RF信号输出到RF放大器2。此外，解调部11和调制部23被合成器24取同步。

图3是示出上述DC切除部16的具体结构的框图。在此，以对频率轴信号YI进行处理的例子为代表进行说明。

DC切除部16具备：主存储器161、0数据存储器162、开关163、控制部164、以及输出缓冲器165。在0数据存储器162中，预先存储有表示DC成分“0”的数据。

从FFT部15输出的频率轴信号YI被向主存储器161输入8192点的量。控制部164进行主存储器161上的频率轴信号YI的解析处理，判断是否存在DC成分。在此，在主存储器161的地址1中存在DC成分的情况下，从0数据存取器162读取0数据，将开关163切换到数据存储器162侧，从而将0数据传送到输出缓冲器165。

接着，控制部164从主存储器161的地址2读取8191个数据，将开关163切换到主存储器161侧，从而传送到输出缓冲器165。从该8191个数据除去存在有DC成分的数据。

输出缓冲器165保存从0数据存储器162读取的0数据和从主存储器161读取的8191个数据，由此生成切除了DC成分的频率轴信号YI’，并适当输出。

接着，对上述结构的动作进行说明。

例如，在某个公司的发送装置中，如图4所示，预先决定在FFT输出的第一个中存在DC成分。此外，在图4中，纵轴表示振幅电平，横轴表示频率。在第一个DC成分中，比原来的DC成分大的信号成分作为偏移成分而存在。

因此，在本实施方式中，在非线性补偿器1中，将RF放大器2的输出RF信号依次变换为基带信号、频率轴信号后，切除存在于频率轴上的DC成分，将切除了DC成分的频率轴信号在IFFT部17变回为时间轴信号之后，将该信号用于失真补偿。

即，在FFT部15，对数据环回信号yI进行FFT处理之后，得到8192个数字串。这些8192个数字串被传送并存储到DC切除部16的主存储器161中。

此时，控制部164执行图5所示的控制处理步骤。

控制部164执行将i设定为“0”的处理(步骤ST5a)，接着判断是否为相当于DC的号码。在此，在8192个数据中，在第一个数据中存在DC成分的情况下(是)，控制部164从步骤ST5c转移到步骤ST5d，在此，从0数据存储器162读取0数据，并将0数据写入输出缓冲器165中。

接着，控制部164执行将i设定为“1”的处理(步骤ST5e)，判断i是否成为“8191”(步骤ST5f)。在此，由于不是“8191”(否)，所以控制部164转移到上述步骤ST5c的处理。由于在第二个数据中不存在DC成分(否)，所以控制部164从步骤ST5c转移到步骤ST5g，在此读取主存储器161的第二个地址的数据，并写入到输出缓冲器165中。

之后，控制部164读取从主存储器161的第三个地址的数据到第8191个地址的数据为止，写入到输出缓冲器165中。

因此，控制部164从除去了DC成分的地址，将主存储器161的数据传送到输出缓冲器165。由此生成除去了DC成分的频率轴信号YI’即8192个数据串。

这些8192个数据串在IFFT部17被进行逆傅立叶变换，变换为由8192个数据串构成的时间系列的数据。并且，失真补偿部19利用8192个时间系列的数据进行补偿。

如上所述，在上述实施方式的非线性补偿器1中，由解调部11取入RF放大器2的RF输出的环回信号，并且取入输入到非线性补偿器1中的基准信号，在延迟推定部13通过相关运算检测两个信号的时间差及相位差，利用延迟校正部14使基准信号延迟后，进行与环回信号的同步调整。在该状态下，在FFT部15将基准信号和环回信号进行傅立叶变换，在DC切除部16除去在频率轴上已决定的点上所存在的DC成分，在IFFT部17，对成为时间轴信号的基准信号和环回信号进行逆傅立叶变换，在失真检测部18根据除去了DC成分的基准信号和环回信号检测RF放大器2中的失真成分，在失真补偿部19根据该失真成分求出补偿量，利用该补偿量对RF放大器2的输入信号进行补偿。

因此，能够消除环回系统的DC偏移的影响，能够对RF放大器2的非线性失真进行适当补偿。

此外，在上述实施方式的DC切除部16中，能够使用用于存储DC成分成为0的0数据的0数据存储器162来构成，所以能够提供简单的电路。

此外，在上述实施方式中，对DC切除部16包括主存储器161、0数据存储器162、开关163、控制部164以及输出缓冲器165的例子进行了说明，但是也可以是除此之外的结构。

对本发明的几个实施方式进行了说明，但是这些实施方式仅仅是例子，并不意图限定发明的范围。这些实施方式能够通过其他各种方式来实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换和变更。这些实施方式及其变形包含于发明的范围和主旨中，并且同样包含于权利要求的范围中所记载的发明及其同等的范围内。