Design and Implementation of Multi-rate Multi-edge Type LDPC Codes Decoder

摘要

提出了一种固定码长的多码率多边ldPC码译码器,该译码器采用对校验比特信息进行间隔删余的算法实现其多码率译码,并设计了一种适合多码率多边ldPC码的部分并行译码结构。基于该结构在fPgA平台上实现了码长为640 bIT,码率为0.5~0.8的多边ldPC码译码器。