A DESIGN FOR A 10.4 GIGABIT/SECOND SOLID-STATE DATA RECORDER

机译：10.4千兆位/秒固态数据记录器的设计

页面导航

摘要
著录项
相似文献
相关主题

摘要

International Telemetering Conference Proceedings / October 25-28, 1999 / Riviera Hotel and Convention Center, Las Vegas, Nevada

机译：国际遥测会议论文集/ 1999年10月25-28日/内华达州拉斯维加斯里维埃拉酒店及会议中心

著录项

作者
Wise Richard J. Jr;
展开▼
作者单位

展开▼
年度 1999
总页数
原文格式 PDF
正文语种 en_US
中图分类

相似文献

外文文献
中文文献
专利

1. Military data recorders trending to solid-state drives, data security, and fast throughput [J] . John Keller Military & Aerospace Electronics . 2014,第10期

机译：军事数据记录器趋向于固态驱动器，数据安全性和快速吞吐量
2. High Capacity Implantable Data Recorders: System Design and Experience in Canines and Denning Black Bears [J] . Timothy G. Laske, Henry J. Harlow, Jon C. Werder, Journal of biomechanical engineering. . 2005,第6期

机译：高容量可植入数据记录器：犬和黑熊的系统设计和经验
3. Many-head arrays for high-data-rate recorders: requirements, design considerations for next-generation VLBI systems [J] . Hinteregger H.F., Rogers A.E.E. IEEE Transactions on Magnetics . 1994,第2期

机译：高数据速率记录器的多头阵列：下一代VLBI系统的要求和设计注意事项
4. A Dsign for a 10.4 Gigabit/Second Solid-State Data Recorder [C] . Richard J.Wise, Jr. Annual international telemetering conference;ITC/USA'99 . 1999

机译：10.4千兆/秒固态数据记录器的设计
5. Design of CMOS integrated phase-locked loops for multi-gigabits serial data links. [D] . Cheng, Shanfeng. 2006

机译：用于千兆位串行数据链路的CMOS集成锁相环设计。
6. Near Theoretical Gigabit Link Efficiency for Distributed Data Acquisition Systems [O] . Faisal T. Abu-Nimeh, Woon-Seng Choong -1

机译：分布式数据采集系统的接近理论的千兆链路效率
7. Design of CMOS integrated phase-locked loops for multi-gigabits serial data links [O] . Cheng Shanfeng 2007

机译：多千兆位串行数据链路的CMOS集成锁相环设计

A DESIGN FOR A 10.4 GIGABIT/SECOND SOLID-STATE DATA RECORDER

摘要

著录项

相似文献

相关主题

期刊订阅