机译:一种快速且可扩展的架构,可在低密度FPGA中运行卷积神经网络
机译:用于二元卷积神经网络的GPU超级FPGA加速器架构
机译:O⁴-DNN:一种基于混合DSP-LUT的处理单元,具有操作包装和超出执行,以便在FPGA设备上有效地实现卷积神经网络
机译:TileNET:使用FPGA的高通量三元卷积神经网络的可扩展架构
机译:用于FPGA的半流式卷积神经网络硬件架构的层型专业处理引擎
机译:基于Memristor的二元卷积神经网络架构可配置神经元
机译:基于Memristor的二元卷积神经网络架构,可配置神经元