机译:具有并行动态逻辑和速度增强的偏静态逻辑的高速CMOS电路
机译:具有并行动态逻辑和速度增强的偏静态逻辑的高速CMOS电路
机译:动态逻辑电路中的电荷共享问题:BiCMOS与CMOS和1.5 V BiCMOS动态逻辑电路无电荷共享问题
机译:使用混合静态CMOS和具有延迟元件的多米诺逻辑的低功耗VLSI电路实现
机译:静态CMOS逻辑和存储电路的电压缩放约束。
机译:具有实际门延迟模型的CMOS组合逻辑电路的准确动态功率估算
机译:使用混合CMOS逻辑件的快速加速器电路的设计与优化
机译:微电流晶体管逻辑电路的静态和动态性能。第二部分。微功率逻辑电路设计