Sequential circuits ; Calculation methods ; Fault tree analysis ; Integrated circuits ; Logic circuits ; Vectors;
机译:布尔差分技术,用于检测可逆电路中的所有缺失门和滞留故障*
机译:CMOS同步时序电路中桥接故障的分析和测试
机译:双卡住故障:同步时序电路的延迟故障模型
机译:基于布尔差分技术的同步时序电路多故障分析
机译:用于验证同步时序电路的正式技术。
机译:跨多个认知域的默认模式和任务阳性网络中与年龄相关的差异的多元分析
机译:布尔差分技术分析同步顺序电路中的多个故障