機械語の複数部分を高速化するCPU密結合型ハードウェアアクセラレータ

摘要

本稿では，機械語プログラムの指定区間をCPUと密結合するハードウェアアクセラレータに変換する手法において，複数の区間を処理対象にするためのハードウェア構成法を提案する．それぞれの区間をハードウェアに変換してCPUに並列接続するのではなく，一つのハードウェアモジュールが複数の区間の処理を実行できる構成をとる．これにより，複数の処理の間でハードウェア資源や制御が共有できるため，ハードウェアの利用効率が良くなる．また，プログラムの複数区間が合成可能になれば，アクセラレータからのソフトウェアサブルーチンの呼び出し等，複雑な制御構造を扱うことも可能になる．