Altera FPGAにおけるGALS-NoCとその設計手法

摘要

本稿ではアルテラ社のField Programmable Gate Array（FPGA）を対象としたGlobally-Asynchronous Locally-Synchronous Network-on-Chip（GALS-NoC）のアーキテクチャとその設計手法を提案する．GALS-NoCでは，マイクロプロセッサ等からなる各ノードは，独自のクロック信号によって制御することができる．ノード間の通信は要求·応答信号による非同期通信である．そのため，GALS-NoCは高性能，低消費電力を実現することが期待できる．実験では，GALS-NoC，マルチクロックNoC，シングルクロックNoCの3種類のNoCを実装し，面積，性能，消費電力，消費エネルギーを評価し比較することで，GALS-NoCの優位性や問題点を明らかにする．