同期式設計から変換されたQDI回路のテスト生成法

摘要

Quasi-Delay-Insensitive （QDI）設計は非同期式回路の現実的な実現手法の一つとして注目されている．本稿で対象にする同期式回路から変換されたQDI回路は，ラッチ，組合せ論理，および完了検出器から構成されている．これらの構成要素には状態を持つ回路素子であるC素子が用いられており，さらに回路中にハンドシェイクのためのフィードバックが存在するため，テスト生成が困難である．本稿ではテスト生成を困難にしている問題を分類し，それぞれに対する対策を講じることで，既存のテスト生成ツールでのテスト生成高速化および故障検出率の向上を図る．