P／N駆動力バランスを考慮した基板バイアス制御による超低電圧0.4V動作SOTB-CMOS回路のダイ間遅延ばらっき抑制

摘要

薄膜BOX-SOI（SOTB）デバイスのように低ばらつきのトランジスタは動作電圧低減に有効である。しかし、超低電圧領域で起こる伝播遅延時間（τ_(pd)）ばらつきの急増が大きな課題である。本研究では、様々な論理回路のダイ間遅延ばらつきの抑制のために、P／N駆動力バランスを考慮した基板バイアス制御を提案し、実証した。