高精度RTLタイミングモデルの一検討

摘要

近年，LSIの微細化，高性能化に伴い，設計時間の短期化や高性能を維持したままでの低消費電力化といったことが求められるようになった．これらの要求をかなえるために，デザインプロセスにおいて，高いレベルですばやく電力や遅延時間を見積もるということが非常に重要である．本稿ではRTLにおける遅延マクロモデルの提案を行っている．このモデルはV{sub}(dd)，V{sub}tのばらつきに対してトランジスタレベル並みの精度を目標としている．モデル化の手法，及び寄生容量の考慮などに関する検討内容と実験結果について示す．