IFDMA-PONシステムにおけるアップリンク送受信機のFPGA試作

摘要

OFDMA技術を用いたPONシステムでは，サブキャリア数の増加やサンプリングレートの高速化に比例してサブキャリアを多重生成するIFFT回路の消費電力が増大する課題がある．これまで，低電力でサブキャリア多重が可能なIFDMA方式を適用した送信機の提案とプロトタイプ試作を行っている．今回，40nm FPGAを用いた6Gbps IFDMA-PON用アップリンク受信機を新たに試作し，シングルモードファイバでの20km伝送実験を行ったので報告する．