オンチップ·リークモニタの65nmプロセスでの実装設計と評価

摘要

先端プロセスでは温度やプロセスばらつきによってリーク電流は大きく変動する。個々のチップ毎にリーク電流の大きさに合わせた制御を行うため、チップ単体でのリーク電流測定機能が求められている。MTCMOS 回路の仮想グランド線電圧は、スリープ中に論理部のトランジスタのリーク電流によって寄生容量を充電され上昇するという性質を持つ。この性質を利用し、閾値電圧の高低、NMOS、PMOSのリーク電流を独立して測定するリークモニタ回路をe-Shuttle 65nmプロセスにて設計·実装した。シミュレーションによる解析の結果、プロセス条件ティピカル、温度85℃、動作周波数200MHz時に高速Low-Vth PMOS用モニタは75nsの測定時間で3.99％の分解能を得られた。低速Low-Vth PMOS用モニタは110nsで1.35％の分解能であった。また消費電力は測定時に90μW、待機時に25μWであった。