高画質CMOSイメージセンサの実現に有効な3次元デバイスシミュレータ

摘要

CMOS（相補型金属酸化膜半導体）イメージセンサの開発では，通常，電流－電圧特性を模擬する3次元デバイスシミュレータを用いるが，従来のシミュレータでは画質劣化の主要因の一つ“ランダムテレグラフノイズ（RTN）”の原因となる絶縁膜中への電荷の捕獲と放出が予測できず効率的にノイズを低減させる技術への展開が困難であった。東芝は，RTNの低減を検討できる3次元デバイスシミュレータを世界で初めて開発した。これを用いて，今回，絶縁膜中に欠陥（トラップサイト）を設けたモデルを作成し，電荷がトラップサイトに捕獲され，放出される機構を再現することに成功した。更に，これを活用して実測と比較することでトラップサイトの3次元分布を抽出した。この技術を実用化することでデバイスを試作する場合と比べ，開発期間を約20％短縮できると見込hでいる。