アンブレラセル：SOC向け高集積オンチップメモリセル

摘要

SOC向けに、CMOSプロセスとの整合性と低電圧動作に優れた高集積メモリセル、"アンブレラセル"を提案する。 本セルは2つのトランジスタと1つの平面型MIM(Metal-Insulator-Metal)キャパシタから構成されるダイナミック型メモリセルである。 セル面積はSRAMの約40%と小さく、論理プロセスにマスクを1枚追加するだけで形成できる。 検討の結果、セル内のバイアス条件の最適化により、リーク電流の多い論理用標準トランジスタを利用するにも関わらず111μsのリテンション時間を確保できる見通しを得た。 また、デュアルプリチャージ方式を適用することにより、0.72Vという低電圧下で10 nsの高速ランダムサイクルが可能となることがわかった。