机译:延迟锁定环[四季皆宜的电路]
Electrical Engineering Department, University of California, Los Angeles, California United States;
Delays; Phase noise; Phase frequency detector; Delay lines; Phase locked loops; Inverters;
机译:分数-
机译:具有自校准电路的延迟锁定环路,可减少相位误差
机译:使用用于DRAM的循环锁定环的全数字快速锁定延迟锁定环
机译:基于双边采样CES延迟锁定环路的时钟和数据恢复电路
机译:测试嵌入式锁相环和延迟锁环。
机译:具有可调范围CMOS延迟锁定环路的亚皮秒抖动设计适用于高速和低功耗应用
机译:一种促进基于细胞的延迟锁环的弹性的ping-pong方法