机译:具有128位CPU,十个浮点MAC,四个浮点除法器和MPEG-2解码器的微处理器
机译:具有128位CPU,十个浮点MAC,四个浮点除法器和MPEG-2解码器的微处理器
机译:LDPC码的有限字母迭代解码器优于浮点迭代解码器
机译:带浮点单元的基于指令的微处理器在线定期自测试
机译:具有128b CPU,10个浮点MAC,4个浮点除法器和MPEG2解码器的微处理器
机译:带有倒数单元的浮点除法器,用于高性能图形处理器。
机译:基于模型的设计浮点累加器。研究案例:支持向量机内核功能的FPGA实现
机译:向量化128位输入FP16 / FP32 / FP64浮点乘法器
机译:英特尔8008和8080微处理器的浮点封装