...
机译:用于多维卷积实时计算的无乘法器VLSI架构
Computational Intelligence and Machine Vision Laboratory, Department of Electrical and Computer Engineering, Old Dominion University, Norfolk, VA 23529, USA;
multi-dimensional convolution; multiplier-less architecture; logarithmic domain computation; systolic-pipelines architecture; FPGA-based implementation;
机译:用于radix-2(2)折叠流水线复杂FFT核的无乘法器VLSI架构
机译:具有象限对称核的二维卷积的高效无乘法器架构
机译:基于FPGA的体系结构可实时计算大内核尺寸的二维卷积
机译:多维卷积的高效乘数减少架构设计
机译:用于实时矩阵求逆的VLSI体系结构。
机译:具有软组织变形的实时医学模拟的系统综述:计算方法交互设备系统架构和临床验证
机译:适用于折叠流水线复杂FFT内核的高效无乘法器VLSI架构
机译:实时卷积算法和体系结构及其在saRprocessing中的应用