机译:一种创新的CMOS三元3比1多路复用器的设计和仿真以及使用三元3比1多路复用器的三元半加法器的设计
CBIT, Dept ECE, Hyderabad, India;
CBIT, Dept ECE, Hyderabad, India;
Ternary multiplexer; Ternary half adder; Ternary 3:1 mux; Ternary logic; Ternary decoder;
机译:使用三元3至1多路复用器设计和仿真创新的CMOS三元3至1多路复用器和三元半加法器的设计
机译:使用基于一元运算符的新型“无解码器”三态复用器,基于CNFET的三进制半加法器设计
机译:使用CMOS三元逻辑的MULTIPLEXER设计
机译:基于CMOS的三进制全加法器和三进制编码十进制(TCD)加法器电路的设计和仿真
机译:使用单纯形-中心形设计和分析技术优化SCM比例以满足三元混凝土混合物的多种性能要求。
机译:基于三元异质结的新型多功能混合光电极具有超高效率可实现人工光合作用
机译:基于PFAL CMOS V / S传统CMOS的设计和功耗耗散考虑2:1多路复用器和全加法器
机译:三元混合物性能特性及混凝土路面混合料设计与分析(mDa)的发展:浆料质量对三元混合物新鲜和硬化性能的影响。