...
机译:利用计数器树图设计多值算术电路
Graduate School of Information Sciences, Tohoku University, Japan;
multiple-valued logic; arithmetic circuits; circuit optimization; redun-dant number systems; adders; current mode logic;
机译:基于算术描述语言的多值算术电路设计系统方法
机译:基于微分逻辑的多值算术集成电路的设计与评估
机译:基于差分逻辑的多值算术集成电路的设计与评估
机译:用柜台图算法级优化多值算术电路
机译:基于二进制决策图包的多值决策图的设计和实现。
机译:一种使用QCA实现具有成本效益的算术逻辑电路的新型可逆逻辑门及其系统方法
机译:基于多值决策图的VLsI电路中串扰故障的测试方法