机译:H.264解码器的并行性分析和粗粒度可重构SoC的实现
National ASIC System Engineering Technology Research Center, Southeast University, Nanjing, China,Department of Science and Technology, JiangSu Police Institute, Nanjing, China;
National ASIC System Engineering Technology Research Center, Southeast University, Nanjing, China;
National ASIC System Engineering Technology Research Center, Southeast University, Nanjing, China;
National ASIC System Engineering Technology Research Center, Southeast University, Nanjing, China;
coarse-grained reconfigurable array; SoC; REMUS-Ⅱ; H.264 decoder; mapping strategy; hybrid partitioning; sub-MB parallelism;
机译:H.264解码器的并行性分析和粗粒度可重构SoC的实现
机译:H.264解码器SOC设计中的宏块级解码和解块方法及其流水线实现。
机译:H.264解码器SOC设计中的宏块级解码与解块方法及其流水线实现。
机译:在支持H.264高轮廓解码的粗粒度可重构处理器上的高并行运动补偿实现
机译:粗粒度的推测并行性和优化。
机译:可重构电声拓扑绝缘子的实验实现
机译:在H.264 / AVC高配置编解码器的多变换架构中利用粗粒度并行性
机译:高性能计算中的一些语言问题:从细粒度并行到粗粒度并行的转换