机译:复杂SoC的片上总线系统的性能和功率建模
Standards Research Team,ETRI, 138, Gajeongno, Yuseong-gu, Daejeon, 305-700, Rep. of Korea;
rnElectronics and Information Communication Engineering, Kangwon National University, 1 Joongang-ro Samcheok, Gangwon, 245-711, Rep. of Korea;
rnDept. of Computer and Communication Engineering., Chungbuk Nat'l University, San 12, Gaeshin-dong,Cheongju, Chungbuk, Rep. of Korea;
on-chip network; performance modeling; power estimation; architecture level modeling; system-on-chip;
机译:片上共享总线多处理器SoC的高效总线仲裁方案的设计和性能分析
机译:使用片上总线性能监视单元的系统级在线功率估算
机译:基于核的片上系统(SOC)的新型高效功率片上测试方案
机译:PKU-DSPII SoC中带有片上总线性能监视单元的系统级功率估计
机译:物联网(IoT)片上系统(SoC)的高性能高级加密标准(AES)加密片上总线体系结构。
机译:可变排量轴向柱塞泵恒功率调节器系统的建模与性能改进
机译:用于物联网(IoT)片上系统(soC)的高性能高级加密标准(aEs)加密片上总线架构