3wayから9Nwayに至る最近のVLIW研究紹介

摘要

VLIWは当初，水平型マイクロ命令を直接実行するハードウェア構成として登場し，その後のコンパイラ技術の向上に伴って機械語命令に昇格し，主に電力遅延積を改善する有効な手段として一部のプロセッサに採用されてきた．スーパスカラに比してバイナリ互換性に乏しいVLIWは，普及が難しいと考えられているものの，VLIWを応用することにより様々な形態のプロセッサを構成できる可能性がある．本講演では，VLIWの応用として，5wayの命令分解型ARM，9wayの異種命令混在SMT，さらに，9Nwayへ拡張したアレイ型VLIWの各々について，アイデアと評価状況について報告する．まず，5wayの命令分解型ARMにおいては，今後，テクノロジの微細化に伴って懸念されている回路故障率増加への対策としての命令分解分解機構，および，VLIWを応用した命令発行機構について述べる．また，9wayの異種命令混在SMTにおいては，業界標準プラットホームに独自機能を追加するために一般的に行われているヘテロジニアスマルチプロセッサ構成の代替手段として，命令セットアーキテクチャが異なるバックエンドパイプラインを1つに統合する異種命令混在実行機構について述べるとともに，FPGAおよびスタンダードセルによる実装結果について報告する．さらに，9Nwayへ拡張したアレイ型VLIWにおいては，ソフトウェア資産の観点から普及が進まないVLIWと，同様の問題を抱えるリコンフィギャラブルデータパスを融合することにより，VLIWの立場からは飛躍的な高性能化，また，リコンフィギャラブルデータパスの立場からは，VLIW資産やコンパイラ技術の活用によるプログラム資産の蓄積が期待できることを提案する．%The first VLIW revealed as a hardware structure that could directly execute horizontal micro codes has been raised to one of the major machine codes with the advance of compiler technology, and several modern processors have come to employ VLIW structure to improve energy-delay product. Despite the difficulty in becoming popular due to lack of binary compatibility in opposition to superscalars, VLIW may be used to organize unique processors. In this talk, the idea and the status of our recent research on three types of VLIW are disclosed. In the first talk entitled 'A 5way ARM compatible processor equipped with instruction decomposition,' a combination of an instruction decomposition technique and a self-stabilized circuitry that may mitigate the increasing fault ratio in the future device technology is described. In the second talk entitled 'A 9way heterogeneous SMT processor,' the structure of a novel processor architecture that fuses the backend pipelines including data cache designed for different types of instruction set architecture, and the result of implementation by FPGA and standard cells are described. Such architecture may be a solution for decreasing the cost of a modern heterogeneous multiprocessor system that should integrate de facto platforms and some original features. In the final talk entitled 'A 9Nway linear array pipeline processor,' an idea for opening a path for VLIW that suffers from binary compatibility and a reconfigurable data path that suffers from software productivity is described. The key idea is to combine VLIW decoders with a reconfigurable network. From the view of the former, hardware may find a large amount of instructions to execute in parallel. From the view of the latter, a reconfigurable data path may exploit the state-of-the-art VLIW compiler technique.