ハイブリッド・ゲート構造（NMOS：不純物閉じ込め層/PMOS：FLAによるNi-FUSI）を有する高性能サブ35nmバルクCMOSFETーハイブリッド・ゲート構造ー

摘要

本論文では新しい歪み技術である不純物閉じ込め層（DCL）をNMOSに、2層のNiフルシリサイド（Ni-FUSl）をPMOSにそれぞれ用いたハイブリッドゲート構造について報告する。DCL技術はほDM2007において我々が報告した歪印加効果が大きいストレス・メモリー（SMT）に属する手法である。2層Ni-FUISIはFLA（フラッシュ・ランプ・アニール）を用いてPMOSゲートのみに選択的に形成した。結果として、PMOSの実効酸化膜換算膜厚の薄膜化による飽和電流の向上、仕事関数差によるしきい値変動からRoll-off特性の向上が得られた。またNMOSに関してもFLAによる不純物の活性化、実効酸化膜換算膜厚の多少の薄膜化による飽和電流の向上、ハローの不活性化抑制によるRoll-off特性の向上が得られた。性能としては|V_d|=1.0VにおいてnMOSFET、pMOSFETで1255/759 μA/μmが得られた。%We applied Flash Lamp Annealing (FLA) in Ni-silicidation to our developed Dopant Confinement Layer (DCL) structure for the first time. DCL technique is a novel Stress Memorization Technique (SMT). We successfully improved the short channel effect (SCE) with keeping a high drive current by FLA in Ni-silicidation. For pMOSFET, 2 layers Ni Fully-silicide (Ni-FUSI) was selectively formed on gates, and both effective work function (WF) control and thinner T_(eff) are improved. On the other hand, unlike pMOS, Ni-FUSI process is not performed in nMOS. Both higher activation of halo and reduction of parasitic resistance in nMOSFET are improved by the combination of DCL structure and FLA in Ni-silicidation. Consequently, the higher drive currents of 1255 μA/μm and 759 μA/μm were obtained I_(off)=122 nA/μm and 112 nA/μm at |V_d|=l .0 V for nMOSFET and pMOSFET, respectively.