独立したゲートを持つスタック型3次元トランジスタを用いたシステムLSIの高密度設計法

摘要

New design technology of Independent-Gate controlled Stacked type 3D transistor has feature of Independent-gate controlled Double-Gate transistor and Stacked type 3D transistor has been proposed. Using New design technology of Independent-Gate controlled Stacked type 3D transistor, pattern area of system LSI designed by cell library can be reduced to 48% compared with that using planar MOSFET.%独立したゲートを持つダブルゲートトランジスタと，スタック型3次元トランジスタの特徴を併せ持つ独立したゲートを持つスタック型3次元トランジスタを提案した．この提案を用いてパターン面積の縮小効果をインバータ，NAND，NOR等の基本ゲートでまず定量的に検証した．その後これらの基本回路の組み合わせで構成される実際の通信用システムLSlへの適用検討を行ったところ従来の平面型トランジスタを用いた場合の約24％にパターン面積が縮小できることが分かった．