FPGAアレイを用いた再構成可能なHPCシステムの評価及び高位言語による回路生成

摘要

近年，HPCシステムを構成するアーキテクチャは多様化しつつある.我々はhw/sw複合体を基盤として，FPGAを用いたReconfigurable HPCシステムを作製した.本稿では，このシステムとCPUクラスタやGPGPUを用いたアーキテクチャとの比較結果を示す.また，FPGA上のに展開する回路作成の工数削減には，既存のソフトウェア資源の有効活用が必須である.そこで，高位言語からの回路生成の実験を行い，課題を報告する.%In recent years, HPC system architectures comprised of GPUs or FPGAs are becoming common. We propose a Reconfigurable HPC system based on a hardware/software complex system model including FPGAs, and compare its performance with CPU Clusters and CUDA based GPGPU implementations. In addition, we discuss thernmerits of using a hw/sw complex system which include integral components generated by high-level programming languages.