2次元連続DP（2DCDP）のハードウェア実装による高速化とメモリ使用量の軽減

摘要

We are designing a hardware accelerator for 2DCDP (2-dimensional continuous dynamic programming) that is an optimal pixel matching algorithm between an input image and a reference one to realize a spotting recognition. The spotting recognition can perform image recognition and segmentation simultaneously. To realize the optimal pixel matching, the whole pixels in the reference image must be matched to the part of the input image nonlinearly, and the matching process requires huge computation power and memory. In this paper, we overview the hardware accelerator to perform 2DCDP effectively. In the proposed architecture, parallelized accumulated local minimum calculators and toggle memory structure are newly introduced to reduce computation cost and memory. In addition, we show some preliminary estimated results for its performance and size of the required memory.%我々は，入力画像と参照画像の間でスポッティング認識が可能な全画素最適対応アルゴリズムである2DCDP（2次元連続DP）のハードウェア実装を進めている．スポッティング認識とは画像の認識とセグメンテーションを同時的に行うことである．全画素最適対応を実現するには，参照画像の全画素を入力画像中の部分領域の全画素に非線形に最適対応させる必要があり，ソフトウェア実装では，膨大な計算量とメモリ量を消費する．本稿では，2DCDPの効率的な実行を狙いとして設計を進めているハードウェア・アーキテクチャの概要を紹介する．計算量の効率化には累積値計算部の並列化を行い，メモリ使用量の軽減にはトグルメモリ構造を用いた．また，その性能およびメモリ使用量を見積もったので報告する．