...
首页> 外文期刊>電子情報通信学会技術研究報告 >高い降圧比を有するインダクタ結合形DC-DCコンバータにおける出力電圧リプルの低減
【24h】

高い降圧比を有するインダクタ結合形DC-DCコンバータにおける出力電圧リプルの低減

机译:降低具有高降压比的电感耦合DC-DC转换器中的输出电压纹波

获取原文
获取原文并翻译 | 示例
           

摘要

近年,高性能CPUの駆動電圧は低電圧化の傾向がある.このため,これらのCPUに電力を供給するDC-DCコンバータには高い降圧比が要求される.筆者らは先に,結合インダクタを有する降圧形DC_DCコンバータを提案し,その有効性をシミュレーションおよび実験により評価・検討してきた.提案回路はスイッチング素子のdutyfactorが大きくても高い降圧比を実現できるが,出力電圧に大きなリプルが重畳する問題があった.本稿ではこの間題に対する原因を明らかにし,実験により出力電圧リプル低減効果を評価したので報告する.%In recent years, the supply voltage of high-end CPU tends to be lower. So high-step-down voltage ratio is required to DC-DC converter on nearby high-end CPU and peripherals. We previously proposed a buck type DC-DC converter with a coupled inductor and evaluated from simulated and experimental results. The proposed DC-DC converter enabled high-step-down voltage ratio even if high-duty factor, though superimposed output voltage ripple was large. This paper describes the cause of superimposed output voltage ripple, and its suppression technique from experimental results.
机译:近年来,高性能CPU的驱动电压趋于下降。因此,向这些CPU供电的DC-DC转换器需要较高的降压比。作者先前曾提出一种带有耦合电感的降压型DC_DC转换器,并通过仿真和实验评估了其有效性。即使开关元件的占空比大,所提出的电路也可以实现高的降压比,但是存在在输出电压上叠加大纹波的问题。在本文中,弄清了这个问题的原因,并通过实验评估了输出电压纹波减小的效果。 %近年来,高端CPU的电源电压趋于降低,因此附近高端CPU和外围设备上的DC-DC转换器需要较高的降压比。带有耦合电感的DC转换器,并通过仿真和实验结果进行了评估。尽管叠加的输出电压纹波很大,但即使在高占空比的情况下,所提出的DC-DC转换器也可以实现高降压比。输出电压纹波及其抑制技术的实验结果。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号