過渡故障耐性を持つOut-of-Orderスーパスカラ・プロセッサ

摘要

半導体プロセスが微細化するにつれて，ばらつきの問題が深刻化してきている．今後の半導体産業の発展には，ばらつきを吸収する回路技術が不可欠である．プロセッサを対象としたばらつき対策の1つに，タイミング・フォールト（TF）を動的に検出し，回復することのできるプロセッサを用いる手法が捷案されている．本研究では，パイプライン初期化によるTFからの回復手法と，コミット・パイプラインという新たな概念に基づくコミット方式を提案し，TF耐性を持つOut-of-Orderスーパスカラ・プロセッサを実現する．%Recently, LSI is shrinking and random-variability problem is increasing. For further growth of semiconductor industry, circuit techniques which relax restrictions from variability is required. One of existing techniques for processors is using timing-fault(TF) tolerancy. In this reserch, we propose a TF correction method using Pipeline Initialization and a commit scheme based on our new concept which is named Commit Pipeline. This proposal realizes TF tolerant out-of-order superscalar processors.