バースト入力に対するタイムアウト付きキャッシュ設計法

摘要

Ethernet is widely used in various situations. In this paper, we study a design method of time-out aging cache for applications to the ARP table for the Ethernet. An approximate analysis with a simple bursty input such as IPP is already proposed. We propose a design criteria of time-out aging cache by simulation studies of miss probability for time-out aging cache with respect to more complex bursty input, MMPP.%イーサネットはLANを構成する技術として広く使われているだけでなく，インターネットの広帯域アクセス技術としても利用されている.本稿では，イーサネットのアドレス解決処理に関するARPキャッシュテーブル設計への応用を念頭においたタイムアウト付きキャッシュの設計法を考察する.バースト性のあるトラヒックに対する検討として，これまで，最も単純なバーストトラヒックモデルである断続ポアソン過程を用いてタイムアウト付きキャッシュの近似解析が行われていた.本稿ではより複雑なバースト入力としてマルコフ変調ポアソン過程を用いてタイムアウト付きキャッシュミス率の特性をシミュレーションで分析し，タイムアウト付きキャッシュの設計指針を導く.