...
机译:高速,固定延迟串行收发器的设计和FPGA实现
Changeable delay tuning; FPGA; SerDes transceiver; dynamic clock phase shifting; fixed-latency;
机译:Xilinx FPGA的高速,固定延迟串行链接
机译:Xilinx FPGA的高速,固定延迟串行链接
机译:Xilinx FPGA的固定延迟,多千兆位串行链接
机译:具有FPGA的高速,固定延迟串行链路
机译:在混合 - 签名系统中测试高速串行--Link收发器
机译:FPGA在8×8和2×2 OFDM–MIMO信道估计中实现的测试平台以及基带收发器的设计
机译:FPGA在ATLA实验中实现Muon光谱仪的固定延迟千兆串口链路