...
机译:使用2:1多路复用器的三元逻辑电路综合
Birla Institute of Technology and Science at Pilani, Hyderabad Campus, Hyderabad, India;
Birla Institute of Technology and Science at Pilani, Hyderabad Campus, Hyderabad, India;
Birla Institute of Technology and Science at Pilani, Hyderabad Campus, Hyderabad, India;
School of Engineering and Technology, BML Munjal University, Gurgaon, India;
Multivalued logic; Multiplexing; CNTFETs; Inverters; Binary decision diagrams; Threshold voltage;
机译:基于三元决策图(TDD)的三元逻辑电路综合方法
机译:基于三元逻辑电路的三元决策图(TDD)合成方法
机译:低功耗三元逻辑电路的逻辑合成方法
机译:基于结构约束的嵌入三元量子空间的布尔可逆逻辑电路的演化量子逻辑合成
机译:平衡延迟不敏感的三元逻辑电路,用于缓解侧通道攻击
机译:基于重组酶的遗传电路的逻辑综合
机译:利用启发式方法在三元量子空间中嵌入可逆逻辑电路的进化量子逻辑综合