机译:维特比算法的本地连接VLSI架构
机译:硬决策维特比解码算法的可配置和低复杂度设计的VLSI架构
机译:硬决策维特比解码算法的可配置和低复杂度设计的VLSI架构
机译:适用于Viterbi算法的高效就地VLSI架构
机译:本地连接的Viterbi解码器体系结构及其LDPC和卷积码的VLSI实现
机译:本地连接的VLSI神经网络用于不变模式识别。
机译:使用通用Hebbian算法的高效多通道Spike排序VLSI架构
机译:用于硬判决维特比译码算法的可配置低复杂度设计的VLsI结构
机译:用于维特比算法的本地连接VLsI架构